This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19) 日本国特許庁 (JP)

(12) 公表特許公報(A)

(11)特許出願公表番号 特表2001-512290 (P2001-512290A)

(43)公表日 平成13年8月21日(2001.8.21)

(51) Int.Cl.7		識別記号	FΙ			テーマコート* (参考)
H01L	21/8247		H01L	29/78	371	5 F O O 1
	29/788			27/10	441	5 F O 8 3
•	29/792					5 F 1 O 1
	27/105					

審查請求 未請求 予備審查請求 有 (全125頁)


	•		THE BEAUTY IS TELESON
(21)出願番号	特願2000-505640(P2000-505640)	(71)出願人	サイファン・セミコンダクターズ・リミテ
(86) (22)出顧日	平成10年8月2日(1998.8.2)		ッド
(85)翻訳文提出日	平成12年2月1日(2000.2.1)		イスラエル国 インダストリアル・エリ
(86)国際出願番号	PCT/IL98/00363		ア・サウス・ネタニヤ 42504, ハメラチ
(87)国際公開番号	WO99/07000		ャ・ストリート 65, ペット・ハソファー
(87)国際公開日	平成11年2月11日(1999.2.11)	(72)発明者	エイタン,ポアズ
(31)優先権主張番号	08/905, 286		イスラエル国 ラーナナ 43259, アチ・
(32) 優先日	平成9年8月1日(1997.8.1)		ダカール・ストリート 4
(33) 優先権主張国	米国 (US)	(74)代理人	弁理士 社本 一夫 (外4名)

最終頁に続く

(54) 【発明の名称】 非対称形電荷捕獲を利用した2ビット非揮発性エレクトリカリー・イレーザブル・プログラマブ ル半導体メモリ・セル

(57) 【要約】

ここに開示するのは、2ピットの情報を配憶可能な非揮 発性エレクトリカリー・イレーザブル・プログラマブル ・リード・オンリー・メモリ (EEPROM) である。 この2ピットEEPROMは、非電導性の電荷捕獲膜で ある誘電体膜を備えており、この誘電体膜は、例えば窒 化シリコン膜で形成することができる。この誘電体膜 は、絶縁膜として機能する2枚の酸化シリコン膜に挟ま れている。本発明は更に、この2ビットEEPROMデ パイスの書込み、読出し、及び消去の方法を含むもので ある。非導電性の誘電体膜は、電荷捕獲媒体として機能 する。導電性ゲート膜が、上側の酸化シリコン膜の上に 重ねて形成されている。電荷捕獲膜内の離れた2箇所に 左側ピットと右側ピットとが記憶され、左側ピットはメ モリ・セルの左側領域に近接した位置に形成され、右側 ビットはメモリ・セルの右側領域に近接した位置に形成 される。このメモリ・デバイスの各々のピットの書込み は、ホット・エレクトロン書込み法を用いて、一般的な **啓込み方式で行うようにしており、即ち、ゲートに啓込** み用電圧を印加し、左側領域と右側領域のいずれか一方



【特許請求の範囲】

【緯求項1】 2ピットの相報を記憶可能なエレクトリカリー・イレーザブル・ プログラマブル・リード・オンリー・メモリ(EEPROM)セルにおいて、

第1導電影の半導体基板と、

前記半導体基板の一部分に前記半導体基板の導電形とは反対の導電形となるようにドープを描して形成した第1領域と、

前記第1領域から離隔した前記半導体基板の一部分に前記半線体基板の軽電形 とは反対の線電形となるようにドープを施して形成した第2領域であって、前記 半導体基板内の前記第1領域と該第2領域との間の隙間にチャネルが形成される ようにした前記第2領域と、

前記半導体基板の前記チャネル部分の上に重ねて形成され数チャネル部分を取 う第1絶段限と、

前記第1絶縁膜の上に重ねて形成された非導電性電荷捕獲膜と、

前記非将軍性電荷捕獲膜の上に重ねて形成された第2絶縁膜と、

育記第2絶縁膜の上に重ねて形成された郷電性材料から成るゲートとを调え、 育記電荷捕獲膜は、数電荷捕獲膜内の電荷捕獲領域であって育記第1 領域に近 提した第1 ビットを形成する電荷捕獲領域に注入される電子を受取って保持する ように形成されており、この往入により数電荷捕獲領域に書積される電子量は、 耐記メモリ・セルの書込みを行った方向と迎方向の第1方向に育記メモリ・セルの 設出しを行うときの育記メモリ・セルのしきい値電圧が第1所定電圧値より大 さい第1 しきい値電圧となり、且つ、育記メモリ・セルの費込みを行った方向と 同方向の第2方向に育記メモリ・セルの設出しを行うときの育記メモリ・セルの しきい値電圧が耐記第1 しきい値電圧より十分に小さい第2 しきい値電圧となる ような電子量であり、育記第2 しきい値電圧が育記第1 しきい値電圧となる ような電子量であり、育記第2 しきい値電圧が育記第1 しまい値電圧より十分に 小さいことにより、再記第2 しまい値電圧が育記第1 しまい値電圧より十分に 小さいことにより、存記第2 ビットの情報を記憶することができるが、育記メモリ・セルが育記第1 ビットの情報を記憶することができるが、育記メモリ・セルが育記第1 ビットの情報を記憶することはできないようにしてあり、

特許2001-512290

前記電荷が提膜は、該電荷神機限内の電荷神機領域であって前記第2領域に近接した第2ピットを形成する電荷標程領域に注入される電子を受取って保持するように形成されており、この注入により該電荷神機領域に審視される電子垂は、前記メモリ・セルの香込みを行った方向と逆方向の第3万向に前記メモリ・セルの設出しを行うときの前記メモリ・セルのしまい値電圧が第3所定電圧値より大きい第3しきい値電圧となり、且つ、前記メモリ・セルの普込みを行った方向と同方向の第4万向に前記メモリ・セルの設出しを行うときの前記メモリ・セルのとさい値電圧が前記第3しさい値電圧となるような電子量であり、前記第4しさい値電圧が前記第3しさい値電圧より十分に小さいことにより、前記第4しさい値電圧が前記第3方向に行うときには前記メモリ・セルが前記第2ピットの情報を記憶することができるが、前記メモリ・セルの設出しを前記第4であるが、前記メモリ・セルが前記第2ピットの情報を記憶することはできないようにして前記メモリ・セルが前記第2ピットの情報を記憶することはできないようにしてある。

ことを特徴とするメモリ・セル。

【翻来項2】 前記第1ビット及び前記第2ビットの消去を、普込みを行ったと さに前記非導電性電荷が理談の前記電荷が建領域に苦積された電子を該電荷が提 領域から排出させることによって行うようにしたことを特徴とする需求項1記載 のメモリ・セル。

【翻求項3】 前記非導電性電荷捕獲限の前記第1ピット及び前記第2ピットに 対応した前記電荷捕獲領域に蓄積される電荷量は、逆方向に認出しを行う場合の しきい値電圧の変化分が、脚方向に設出しを行う場合のしきい値電圧の変化分の 10倍以上になるような電荷量であることを特徴とする翻求項1記載のメモリー

(請求項4) 向記非聯電性電荷捕獲膜の商記第1ビット及び商記第2ビットに 対応した商記電荷加獲領域に書積される電荷量は、逆方向に設出しを行う場合の しさい値電圧の契化分が、順方向に設出しを行う場合のしまい値電圧の要化分の 5 待以上になるような電荷量であることを特徴とする請求項1記載のメモリ・セル。

【特許蔚求の眞囲】

【蘭求項1】 2ビットの情報を記憶可能なエレクトリカリー・イレーザブル・ プログラマブル・リード・オンリー・メモリ (BEPROM) セルにおいて、 第1.00章系の共和体集長レ

前記半将体基板の一部分に前記半将体基板の将電形とは反対の抑電形となるようにドープを抱して形成した第1領域と、

前記第1領域から超隔した前記半導体基板の一部分に前記半導体基板の軽電形 とは反対の導電形となるようにドープを施して形成した第2領域であって、前記 半導体基板内の前記第1領域と数第2領域との間の隙間にチャネルが形成される ようにした前記第2領域と、

前記半導体基板の前記チャネル部分の上に重ねて形成され数チャネル部分を覆 う第1絶縁膜と、

前記第2絶縁膜の上に重ねて形成された導電性材料から成るゲートとを備え、

前記第1絶縁膜の上に重ねて形成された非導電性電荷捕殺膜と、

前記非群電性電荷捕獲膜の上に重ねて形成された第2絶縁膜と、

前記は荷楠張原は、数電荷が提展内の電荷楠投領域であって前記第1領域に近接した第1ビットを形成する電荷前提領域に注入される電子を受取って保持するように形成されており、この住入により数電荷楠提領域に書積される電子登し、前記メモリ・セルの音込みを行った方向と逆方向の第1方向に前記メモリ・セルの設出しを行うときの前記メモリ・セルのしまい値電圧が第1所定電圧値より大きい第1しきい値電圧となり、且つ、前記メモリ・セルのむ込みを行った方向と同方向の第2方向に前記メモリ・セルの設出しを行うときの前記メモリ・セルのしまい値電圧が前記第1しまい値電圧となるような電子母であり、前記第2しまい値電圧が前記第1しまい値電圧より十分に小さいことにより、前記第2しまい値電圧が前記第1しまい値電圧より十分に小さいことにより、前記メモリ・セルが前記第1ビットの情報を記憶することができるが、前記メモリ・セルが前記第1ビットの情報を記憶することができるが、前記メモリ・セルが前記第1ビットの情報を記憶することができるが、前記メモリ・セルが前記第1ビットの情報を記憶することができるが、前記メモリ

・セルの提出しを前記第2方向に行うときには前記第1ビットの検出確率を同一 のものとして前記メモリ・セルが前記第1ビットの情報を記憶することはできな

いようにしてあり、

特表2001-512200

【請求項5】 前記非将電性超荷捕獲模の前記第1ビット及び前記第2ビットに 対応した前記電荷抽機領域に蓄積される電荷量は、逆方向に製出しを行う場合の しきい値電圧の変化分が、関方向に製出しを行う場合のしまい値電圧の変化分の 2 倍以上になるような電荷量であることを特徴とする請求項1 記載のメモリ・セ

【請求項6】 前記非総配性電荷摘袋級の前記第1ビット及び前記第2ビットに対応した前記電荷補提領域に苦積される電荷量は、速方向に設出しを行う場合のしきい値電圧の変化分が、順方向に設出しを行う場合のしきい値電圧の変化分の
1. 5倍以上になるような電荷量であることを特徴とする請求項1記載のメモリーセル。

【翻求項7】 前記第1ビットないし前記第2ビットの設出しの際に前記ゲート に印加する電圧の下限が、前記チャネル内に十分な反転状態を発生させて来審込 み状態を検出可能にし且の設出し対象ではない方のビットにおいてリード・スルーを発生可能にする電圧であり、前記第1ビットないし前記第2ビットの設出し の際に前記ゲートに印加する電圧の上限が、前記電荷補墾領域内の補援電偶の兵 下に位置する前記チャネルの領域の両端間に発生する電圧が前記第1ビットの設 出しの際に前記第1領域に印加される電圧よりも低くなるようにする電圧であることを特徴とする額求項1記載のメモリ・セル。

【翻球項 8】 前記第1ビットの審込みが、前記第1領地及び前記ゲートに失々に審込み用電圧を印加し、前記第2領域を接地し、その結果として流れるチャネル電流を測定することで行われ、且つ、前記第1ビットの設出しが、前記第2領域及び前記ゲートに失々に設出し用電圧を印加し、前記第1領域を接地し、その結果として流れるチャネル電流を測定することで行われるように前記メモリ・セルが構成されており、更に、前記第2ビットの審込みが、前記第2領域及び前記ゲートに失々に審込み用電圧を印加し、前記第1領域を接地し、その結果として流れるチャネル電流を測定することで行われ、且つ、前記第2ビットの設出しが、前記第1領域及び前記ゲートに失々に設出し用電圧を印加し、前記第2回域を接地し、その結果として流れるチャネル電流を測定することで行われるように前

記メモリ・セルが収成されている、

ことを特徴とする額求項1記蔵のメモリ・セル。

【踏攻項9】 前記メモリ・セルの前記第1ビットの消去が、前記ゲート及び前 記第1領域に失々に消去用電圧を印加することで行われるように該第1ビットが **构成されており、前記メモリ・セルの前記第2ピットの消去が、前記ゲート及び** 前記第2領域に失々に消去用電圧を印加することで行われるように該第2ピット が構成されていることを特徴とする請求項1記載のメモリ・セル。

【請求項10】 前記メモリ・セルの前記第1ピットの消去が、前記ゲートに第 1 選圧を印加し前記第1領域に接地電位を印加して前記電荷摘獲領域から前記ゲ ートを介して岱子を排出させることによって行われるように放第1ピットが構成 されており、前記メモリ・セルの前記第2ピットの消去が、前記ゲートに第2電 圧を印加し顔記第2領域に接地電位を印加して顔記電荷が翌領地から前記ゲート を介して電子を排出させることによって行われるように放第2ピットが機成され ていることを特徴とする顕文項 1 記載のメモリ・セル。

【顕求項11】 前記メモリ・セルの前記第1ピットの消去が、前記ゲートに第 1電圧を印加し前記第1領域に第2電圧を印加して前記電荷抽獲領域から前記第 1領域を介して電子を抑出させることによって行われるように該第1ビットが得 成されており、前記メモリ・セルの前記第2ピットの消去が、前記ゲートに第3 電圧を印加し前記第2領域に第4電圧を印加して前記電荷捕獲領域から前記第2 領域を介して電子を排出させることによって行われるように該第2ピットが構成 されていることを特徴とする請求項1記載のメモリ・セル。

【前求項12】 前記第1絶縁膜及び前記第2絶縁膜が酸化シリコン膜であるこ とを特徴とする請求項1記載のメモリ・セル。

【請求項13】 前記電荷補登膜が窒化シリコン膜であることを特徴とする意文 項1記載のメモリ・セル。

【請求項14】 前記電荷捕径膜が、内部に多結晶シリコン総粒体を分散させた 酸化シリコン酸であることを特徴とする精束項1紀度のメモリ・セル。

【算文項15】 前記無荷摘寝障が不純物を注入した際化シリコン原である語文 項1記載のメモリ・セル。

特表2001-512290

・ 2ピットの絨出しの際に前記第2領域に印加される電圧よりも低くなるようにす

ことを特徴とするメモリ・セル。

【請求項19】 前記メモリ・セルの前記第1ピット及び前記第2ピットの消去 を、夫々のピットの告込みが行われたときに前記非導電性電荷捕獲線の夫々の前 記電荷捕獲領域に蓄積された電子を当該電荷捕獲領域から排出させることによっ て行うようにしたことを特徴とする請求項18記載のメモリ・セル。

【顕求項20】 前記メモリ・セルの前記第1ピットの審込みが、前記第1領域 及び前記ゲートに失々に普込み用電圧を印加し、前記第2領域を接地し、その結 果として流れるチャネル電流を測定することで行われるように数第1ビットが投 成されており、前記メモリ・セルの前記第1ビットの接出しが、前記第2領域及 び前記ゲートに失々に疑出し用電圧を印加し、前記第1領域を接換し、その結果 として流れるチャネル電流を測定することで行われるように態第1ビットが構成 されており、前記メモリ・セルの前記第2ピットの街込みが、前記第2領地及び 前記ゲートに夫々に普込み用電圧を印加し、前記第1領域を接換し、その結果と して流れるチャネル電流を測定することで行われるように放射2ピットが抵応さ れており、前記メモリ・セルの前記第2ピットの設出しが、前記第1領域及び前 記ゲートに夫々に設出し用電圧を印加し、前記第2領域を接換し、その結果とし て深れるチャネル常潔を測定することで行われるように放蕩2ピットが担成され ていることを特徴とする路水項18記載のメモリ・セル。

【脚束項21】 前記メモリ・セルの前記第1ビットの消去が、前記ゲート及び 前記第!領域に夫々に将去用電圧を印加することで行われるように放策!ビット が構成されており、前記メモリ・セルの前記第2ピットの消去が、前記ゲート及 び前記第2領域に夫々に消去用電圧を印加することで行われるように放蕩2ビッ トが構成されていることを特徴とする請求項18記載のメモリ・セル。

【顧求項22】 前記メモリ・セルの前記第1ピットの前去が、前記ゲートに第 1 電圧を印加し前記第1 領域に接地電位を印加して前記電荷編建領域から前記ゲ ートを介して電子を排出させることによって行われるように放第 1 ビットが構成 されており、顔記メモリ・セルの顔記第2ピットの梢去が、顔記ゲートに第2世

【扇求項16】 前記半導体基板がP形半導体材料から成ることを特徴とする間 求項1記載のメモリ・セル。

【翻求項17】 前記ソース及び前記ドレインがN+半導体材料から成ることを 特徴とする請求項1記載のメモリ・セル。

【請求項18】 2ピットの情報を記憶可能なエレクトリカリー・イレーザブル ・プログラマブル・リード・オンリー・メモリ(BEPROM)セルにおいて、 第1 帯電形の半導体基板と、

前記半導体基板の一部分に前記半導体基板の導電形とは反対の導電形となるよ うにドープを応して形成した第1領域と、

前記第1領域から整隔した前記半導体基板の一部分に前記半導体基板の整理形 とは反対の導電形となるようにドープを放して形成した第2領域であって、前記 半導体基板内の前記第1領域と該第2領域との間にチャネルが形成されるように した難記簿?領域と、

前記半導体基板の前記チャネル部分の上に重ねて形成され数チャネル部分を覆 う第1絶縁膜と、

前記第1絶縁謎の上に重ねて形成された非導電性電荷捕獲膜と、

前記非導電性電荷捕獲膜の上に重ねて形成された第2絶縁膜と、

前記第2絶縁膜の上に重ねて形成された導電性材料から成るゲートとを備え、 前記メモリ・セルが、第1ピットを形成する前記電荷捕獲膜の前記第1領域に 近接した部分と、第2ビットを形成する前記電荷捕獲膜の前記第2領域に近接し た部分とへ、夫々に注入される電子を受取って保持するように構成されており、

前記メモリ・セルの試出しが、数メモリ・セルが登込まれたときの方向と逆方 向に行われるようにしてあり、前記第1ビットないし前記第2ビットの認出しの 際に前記ゲートに印加する電圧の下限が、前記チャネル内に十分な反転状態を発 生させて未香込み状態を検出可能にし且つ読出し対象ではない方のピッドにおい てリード・スルーを発生可能にする電圧であり、前記第1ビットないし前記第2 ビットの疑出しの際に確記ゲートに印加する電圧の上限が、前記電荷捕獲領域内 の捕獲電荷の其下に位置する前記チャネルの領域の同盟間に発生する電圧が前記 第1ビットの読出しの際に前記第1領域に印加される選圧よりも、また、前記第

圧を印加し前記第2領域に接地電位を印加して前記電荷捕獲領域から前記ゲート を介して電子を排出させることによって行われるように鉄第2ピット構成されて いることを特徴とする国東項18記載のメモリ・セル。

【請求項23】 前記メモリ・セルの前記第1ピットの消去が、前記ゲートに第 1 電圧を印加し前記第1領域に第2電圧を印加して前記電荷相獲領域から前記第 1 領域を介して電子を排出させることによって行われるように該第 1 ピットが得 成されており、前記メモリ・セルの前記第2ピットの前去が、前記ゲートに第3 電圧を印加し前記第2領域に第4電圧を印加して前記電荷船投領域から前記第2 領域を介して電子を排出させることによって行われるように放第2ピットが構成 されていることを特徴とする欝求項18記載のメモリ・セル。

【請求項24】 前記第1絶録膜及び前記第2絶縁膜が酸化シリコン膜であるこ とを特徴とする繭束項18記載のメモリ・セル。

【爾求項25】 前記電荷捕獲膜が選化シリコン膜であることを特徴とする請求 項18記載のメモリ・セル。

・【蔚来項26】 前記電荷捕獲膜が、内部に多結晶シリコン細粒体を分散させた 酸化シリコン膜であることを特徴とする欝水項18記載のメモリ・セル。

【胡求項27】 前記電荷捕獲膜が不純物を注入した酸化シリコン膜である欝求 項18記載のメモリ・セル。

【鷸求項28】 前記半導体基板がP形半導体材料から成ることを特徴とする騎 求項18記載のメモリ・セル。

【請求項29】 前記ソース及び前記ドレインがN+半導体材料から成ることを 特徴とする耐水項18記載のメモリ・セル。

【請求項30】 2ピットの情報を記憶可能なエレクトリカリー・イレーザブル ・プログラマブル・リード・オンリー・メモリ (EEPROM) セルにおいて、 第1 導電形の半導体基板と、

前記半導体基板の一部分に前記半導体基板の導電形とは反対の導電形となるよ うにドープを施して形成した第1領域と、

前記第1額域から離隔した前記半導体基板の一部分に商記半導体基板の尊電形 とは反対の導進形となるようにドープを施して形成した第2領域であって、前記 半導体基板内の前記第1領域と該第2領域との間にチャネルが形成されるように 1 4 前紀位3毎世と

前記半導体基板の前記チャネル部分の上に重ねて形成され数チャネル部分を**覆** う第1格録級と、

前記第1絶縁疑の上に重ねて形成された非導道性電荷捕獲膜と、

前記非導電性電荷捕獲膜の上に重ねて形成された第2絶縁膜と、

前記第2絶縁疑の上に重ねて形成された群体膜から成るゲートとを備え、

前記メモリ・セルの音込みが、第1ビットを形成する前記非導電性電荷縮獲度 の前記第1領域に近接した領域と、第2ビットを形成する前記非導電性電荷捕獲 膜の前記第2領域に近接した領域とへ、夫々にホット・エレクトロンの往入がな されることによって行われるようにしてあり、

解記メモリ・セルの設出しが、数メモリ・セルが審込まれたときの方式と反対の方式で行われるようにしてあり、前記第1ビットないし前記第2ビットの設出しの際に前記ゲートに印加する電圧の下限が、前記チャネル内に十分な反転状態を発生させて未審込み状態を検出可能にし且つ設出し対象ではない方のビットにおいてリード・スルーを発生可能にする電圧であり、前記第1ビットないし前記第2ビットの設出しの際に前記ゲートに印加する電圧の上限が、前記電荷捕獲領域内の捕獲電荷の具下に位置する前記チャネルの領域の両端間に発生する電圧が前記第1ビットの設出しの際に前記第1領域に印加される電圧よりも、また、前記第2ビットの設出しの際に前記第2領域に印加される電圧よりも、また、前記第2ビットの設出しの際に前記第2領域に印加される電圧よりも低くなるようにする電圧であるようにしてあり、

前記メモリ・セルの消去が、書込みが行われたときに育記非郷電性電荷摘提膜の夫々の前記電荷捕提領域に書積された電子を、前記ゲートに接地電位を印加して当該電荷補獲領域から排出させることによって行われ、その電子排出が前記第 1 ビットの損去の際には商記第1 領域を介して行われ、前記第2 ビットの損去の際には商記第2 領域を介して行われるようにしてある、

ことを特徴とするメモリ・セル。

【顔求項31】 2ビットの情報を記憶可能なエレクトリカリー・イレーザブル・プログラマブル・リード・オンリー・メモリ (EEPROM) セルにおいて、

.

物表2001-512290

ビットの消去の際には前記第1領域を介して行われ、前記第2ビットの消去の際 には前記第2領域を介して行われるようにしてある、

ことを特徴とするメモリ・セル。

【翻求項32】 チャネルが間に存在する第1領域及び第2領域と、第1配化シリコン膜と第2酸化シリコン膜とに挟まれた非線電性電荷縮硬材料によって前記チャネルがら分離されて前記チャネルの上方に形成されたゲートとを仰えた、2ピットの情報を記憶可能なエレクトリカリー・イレーザブル・プログラマブル・リード・オンリー・メモリ(EEPROM)セルの沓込み、読出し、及び消去を行う方法において、

順方向告込みステップを含み、数順方向告込みステップは、ホット・エレクトロン住入現象を利用して商記電荷部投材料へ十分な時間に亘って電荷住入をし、第1ビットを形成する前記電荷部投材料の前記第1領域に近接した電荷部提領域ないし第2ビットを形成する前記電荷制理材料の商記第2領域に近接した電荷補提領域ないし第2ビットを形成する前記電荷制理材料の商記第2領域に近接した電荷補提領域に非対体形に電荷を組接させることによって行い、商記電荷住入においては、前記メモリ・セルをその普込み方向とは逆方向に提出したときの前記ゲートのしきい値電圧が所定レベルに違するまで電荷を住入するようにし、前記第1日域と前記ゲートとに表々に書込み用電圧を印加し前記第2日域を接聴することによって行い、前記第2ビットに電荷を住入するための非対称形の前記電荷住入は、前記第2日域と前記ゲートとに表々に書込み用電圧を印加し前記第1日域を接聴することによって行い、

府記第1ビットの適方向設出しを行う第1ビット設出しステップを含み、数第 1ビット設出しステップは、府記第2 福地と府記ゲートとに失々に設出し用電圧 を印加し府記第1福地を接地した上で、前記第2福地から府記第1領地へ向かっ て前記メモリ・セルを流れる電流の存無を検出することによって行い、

前記算2ビットの逆方向疑出しを行う第2ビット設出しステップを含み、数算 2ビット設出しステップは、前記第1領域と前記ゲートとに失々に設出し用地圧 を印加し前記第2領域を接地した上で、前記第1領域から前記第2領域へ向かっ て前記メモリ・セルを流れる電流の有無を検出することによって行い。 第1 尋試形の半導体基板と、

前記半導体基板の一部分に前記半導体基板の郵電形とは反対の称電形となるようにドープを施して形成した第1領域と、

前記第1領域から終照した前配半郡体基板の一部分に前配半郡体基板の邸電彩 とは反対の邸電彩となるようにドーブを施して形成した第2領域であって、前配 半導体基板内の前配第1領域と敵第2領域との隣の際間にチャネルが形成される ようにした前記第2領域と、

前記半将体基板の前記チャネル部分の上に重ねて形成され数チャネル部分を取 う第1 絶録膜と、

前記第1絶縁膜の上に重ねて形成された非導電性電荷捕獲膜と、

前記非導電性電荷捕獲膜の上に重ねて形成された第2種緑膜と、

前記第2絶縁膜の上に重ねて形成された事体膜から成るゲートとを仰え、

前記メモリ・セルの否込みが、第1ビットを形成する前記非郷電性電荷補扱 の前記第1領域に近接した領域と、第2ビットを形成する前記非環電性電荷補扱 膜の前記第2領域に近接した領域とへ、夫々にホット・エレクトロンの注入がな されることによって行われるようにしてあり、

育記メモリ・セルの設出しが、該メモリ・セルが培込まれたときの方式と反対の方式で行われるようにしてあり、前記第1ビットないし前記第2ビットの設出しの際に前記ゲートに印加する選圧の下限が、前記チャネル内に十分な反転状態を発生させて未存込み状態を検出可能にし且つ設出し対象ではない方のビットにおいてリード・スルーを発生可能にする選圧であり、前記第1ビットないし前記第2ビットの設出しの際に前記ゲートに印加する選圧の上限が、前記認度補提領域内の捕殺電荷の其下に位置する前記チャネルの領域の両端間に発生する電圧が前記第1ビットの設出しの際に前記第1領域に印加される選圧よりも、また、前記第2ビットの設出しの際に前記第1領域に印加される選圧よりも、また、前記第2ビットの設出しの際に前記第2領域に印加される選圧よりも低くなるようにする電圧であるようにしてあり、

府記メモリ・セルの消去が、客込みが行われたときに貸配非郷**電性電荷値復換** の夫々の府記電荷補強領域に書積された電子を、莨記ゲートに負電位を印加して 当該電荷補捷領域から排出させることによって行われ、その電子排出が肩記第1

(12)

特長2001-512290

前記メモリ・セルの前記第1ビットの消去を行う第1ビット消去ステップを含み、数第1ビット消去ステップは、前記ゲートと前記第1領域とに共々に将去用電圧を印加して前記電荷補種領域から電子を排出させることによって行い。

前記メモリ・セルの前記第2ビットの損去を行う第2ビット開去ステップを含み、該第2ビット開去ステップは、前記ゲートと前記第2領域とに失々に開去用 電圧を印加して前記載荷頼投資域から電子を抑出させることによって行う、 ことを特徴とする方法。

【翻求項33】 前記第1ビット逆方向設出しステップないし前記第2ビット逆方向設出しステップにおいて印加するゲート選圧が、前記チャネル内に十分な反転状態を発生させて未審込み状態を検出可能にし且つ設出し対象ではない方のビットにおいてリード・スルーを発生可能にするゲート選圧と、前記電荷舗提留地内の補退電荷の興下に位置する前記チャネルの領域の両端間に発生する選圧が前記第1ビットの設出しの際に前記第1領域に印加される選圧よりも、また、前記第2ビットの設出しの際に前記第1領域に印加される選圧よりも低くなるようにするゲート選圧との間にあることを特徴とする菌求項32記載の方法。

【翻求項34】 第1領域と、前記第1領域から離隔した第2領域と、前記第1 領域と前記第2領域との間に存在するチャネルと、ゲートとを備え、更に、前記 ゲートと前記チャネルとの間に形成された第1歳化シリコン膜と第2歳化シリコ ン膜とに挟まれた非導端性臨荷捕殺材料を備えた、2ピットの情報を記憶可能な エレクトリカリー・イレーザブル・プログラマブル・リード・オンリー・メモリ (EEPROM) セルの審込み、設出し、及び損去を行う方法において、

関方向等込みステップを含み、散環方向審込みステップは、ホット・エレクトロン注入現象を利用して暗記電荷値提材料へ十分な時間に亘って電荷注入をし、第1ビットを形成する前記電荷値提材料の前記第1領域に近接した電荷値提領域ないし第2ビットを形成する前記電荷循理材料の前記第2領域に近接した電荷舗提測域に非対体形に電荷を循程させることによって行い、前記電荷注入においては、前記メモリ・セルをその普込み方向とは逆方向に提出したときの前記ゲートのしまい値電圧が所定レベルに速するまで電荷を注入するようにし、前記第1所域と前記プレットに電荷を注入するための非対体形の前記電荷往入は、前記第1所域と前記グ

ートとに夫々に否込み用電圧を印加し前記第2領域を接地することによって行い 、前記第2ピットに電荷を注入するための非対称形の前記電荷注入は、前記第2 領域と前記ゲートとに夫々に哲込み用配圧を印加し前記第1領域を接地すること

前記第1ピットの逆方向疑出しを行う第1ピット競出しステップを含み、飲第 1ピット誌出しステップは、前記第2領域と前記ゲートとに夫々に該出し用電圧 を印加し前記第1領域を接地した上で、前記第2領域から前記第1領域へ向かっ て前記メモリ・セルを流れる電流の有無を検出することによって行い、

前記第2ピットの逆方向読出しを行う第2ピット読出しステップを含み、該第 2ピット歴出しステップは、前記第1額域と前記ゲートとに夫々に経出し用電圧 を印加し前記第2領域を接地した上で、前記第1領域から前記第2領域へ向かっ て前記メモリ・セルを流れる電流の有熱を検出することによって行い、

・敵紀メモリ・セルの敵紀第1ビットの損去を行う第1ビット消去ステップを含 み、放第1ビット抗去ステップは、前記ゲートに所定電位を印加して前記電荷排 獲領域から前記第1領域を介して電子を排出させることによって行い、

前記メモリ・セルの前記第2ビットの消去を行う第2ビット消去ステップを含 み、数第2ピット指去ステップは、前記ゲートに所定電位を印加して前記電荷捕 独領地から前記第2領域を介して電子を排出させることによって行う、 ことを特徴とする方法。

【羂求項35】 前記ゲートに印加する前記所定電位が接地電位であることを特 徴とする菌求項34記載の方法。

【請求項36】 前記ゲートに印加する前記所定電位が負電位であることを特徴 とする欝求項34記職の方法。

【請求項37】 第1導電形の半導体基板と、前記第1幕電形とは反対の導電形 である第2郡電影の第1ビットを形成する第1領域と、前記第1領域から駐隔し た前記第2導電影の第2ビットを形成する第2領域と、前記基板内の前記第1領 域と前記第2領域との間に形成されたチャネルと、導電性ゲートと、前記ゲート と前記チャネルとの間に形成された第1酸化シリコン膜と第2酸化シリコン膜と に挟まれた非導理性電荷摘獲材料とを備えた、2ピットの情報を記憶可能なエレ

(LS)

特長2001~512290

以上において、前記第1読出し用塩圧は、前記チャネル内に十分な反転状態を 発生させて未容込み状態を検出可能にし且つ競出し対象ではない方のピットにお いてリード・スルーを発生可能にする電圧と、前記電荷捕殺領域内の捕獲電荷の 東下に位置する前記チャネルの領域の両端間に発生する電圧が前記第2該出し用 * 健圧よりも低くなるようにする違圧との間にあり、

前記第2ピットの逆方向設出しを行う第2ピット設出しステップを含み、数第 2ピット終出しステップは、

前記ゲートに第3股出し用電圧を印加し、

前記算1領域に第4騎出し用電圧を印加し、

育記第2領域を接地し、

前記第1領域から前記第2領域へ向かって前記メモリ・セルを流れる電流の 有紙を検出することによって行い、

以上において、前記第3號出し用電圧は、前記チャネル内に十分な反転状態を 発生させて未否込み状題を検出可能にし且つ設出し対象ではない方のビットにお いてリード・スルーを発生可能にする電圧と、前記電荷捕獲領域内の捕獲電荷の 典下に位置する前記チャネルの領域の両端間に発生する電圧が前記第4 統出し用 電圧よりも低くなるようにする電圧との間にあり、

前記メモリ・セルの前記第1ピットの前去を行う第1ピット前去ステップを含 み、数第1ピット構去ステップは、

前記ゲートに第1 損去用電圧を印加し、

前記第1領域に第2幣去用電圧を印加することで行い、

以上において、前記第1消去用電圧及び前記第2消去用電圧は、前記電荷排 **婆領域から電子を排出させることができる十分な電圧であり、**

前記メモリ・セルの前記第2ピットの摘去を行う第2ピット消去ステップを含 み、飲第2ピット梢去ステップは、

放配ゲートに第3梢去用電圧を印加し、

前記第2割域に第4消去用電圧を印加することで行い、

以上において、前記第3 消去用電圧及び前記第4 消去用電圧は、前記電荷捕獲 領域から電子を排出させることができる十分な電圧である。

クトリカリー・イレーザブル・プログラマブル・リード・オンリー・メモリ (E EPROM) セルの哲込み、統出し、及び消去を行う方法において、

解記第1ピットの順方向容込みを行う第1ピット告込みステップを含み、飲第 1ピット登込みステップは、

前記ゲートに第1普込み用電圧を印加し、

前記第1領域に第2沓込み用電圧を印加し、

前記第2領域を接地し、

以上により、ホット・エレクトロン注入現象を利用して前記電荷加強材料へ十 分な時間に亘って電荷注入をし、第1ビットを形成する前記電荷捕得材料の前記 第1領域に近接した電荷捕獲領域に非対称形に電荷を捕獲させて、前記メモリ・ セルをその番込み方向とは逆方向に設出したときの前記ゲートのしきい値電圧が 少なくとも所定レベルに達するようにすることによって行い、

前記第2ビットの順方向登込みを行う第2ビット書込みステップを含み、数第 2ピット掛込みステップは、

前記ゲートに第3番込み用電圧を印加し、

前記第2領域に第4番込み用電圧を印加し、

前記第1領域を接地し、

以上により、ホット・エレクトロン住入現象を利用して前記電荷捕獲材料へ十 分な時間に直って電荷注入をし、第2ピットを形成する前記電荷捕獲材料の前記 第2領域に近接した電荷補獲領域に非対称形に電荷を捕獲させて、前記メモリ・ セルをその書込み方向とは逆方向に認出したときの前記ゲートのしきい値電圧が 少なくとも所定レベルに達するようにすることによって行い、

麻記第1ビットの逆方向読出しを行う第1ビット読出しステップを含み、該第

育記ゲートに第1設出し用電圧を印加し、

前記第2領域に第2級出し用電圧を印加し、

前記第2領域から前記第1領域へ向かって前記メモリ・セルを流れる電流の

特表2001-512290

ことを特徴とする方法。

記第1群電影である、前記半導体基板と、

【請求項38】 2ピットの情報を記憶可能なエレクトリカリー・イレーザブル ・プログラマブル・リード・オンリー・メモリ (BEPROM) セルにおいて、 チャネル領域によって互いから隔てられた第1領域及び第2領域を備えた第1 郷電形の半導体基板であって、前記第1領域及び前記第2領域の導電形は前記第 1 尊電形とは反対の第2 尊電形であり、前起チャネル領域の通常時の導電形は前

前記チャネル領域の上を覆うように形成された鰐道体構造であって、第1ビッ トを形成する部分である前記第1領域の上方でしかも前記第1領域に近接した部 分と、第2ピットを形成する部分である前記第2領域の上方でしかも前記第2領 域に近接した部分とに所定電荷を保持可能であり、第1歳化シリコン膜と、第2 酸化シリコン鉄と、それら2つの酸化シリコン膜の間に挟まれて形成された電荷 捕獲材料とを含んでいる、前記録電体構造と、

前記誘電体構造の上に重ねて形成された導体膜から成るゲートと、

前記第1領域に接続可能な第1電圧派と、前記ゲートに接続可能な第2電圧源 と、前記第2領域に接続可能な第3電圧派と、

第1制御部であって、前記第1電圧派から前記第1領域に第1電圧が印加され るようにし、前記第2電圧源から前記ゲートに第2電圧が印加されるようにし、 前記第3萬圧運から前記第2領域に第3電圧が印加されるようにすることで、ホ ット・エレクトロン注入現象によって前記終電体構造の前記第1領域に近接した 部分に電子が注入されるようにすると共に、前記第1電圧波から前記第1領域に 第4選圧が印加されるようにし、前記第2選圧版から前記ゲートに第5選圧が印 加されるようにし、前記第3電圧源から前記第2領域に第6電圧が印加されるよ うにすることで、前記メモリ・セルにおいて、前記第1ピットの書込みがなされ た方向とは逆方向に前記第1ビットの設出しがなされるようにする、前記第1例 御部と、

第2両御部であって、原記第1部圧浪から崩記第2領域に第7選圧が印加され るようにし、府紀第2電圧緩から前記ゲートに第8電圧が印加されるようにし、 前記第3選圧復から前記第1領域に第9選圧が印加されるようにすることで、ホ

ット・エレクトロン注入現象によって前記録電体視違の前記第2領域に近接した 部分に電子が注入されるようにすると共に、前記第1電圧調から前記第2領域に 第10電圧が印加されるようにし、前記第2電圧援から前記ゲートに第11電圧 が印加されるようにし、前記第3電圧選から前記第1領域に第12電圧が印加さ れるようにすることで、前記メモリ・セルにおいて、前記第2ピットの審込みが なされた方向とは逆方向に前記第2ピットの設出しがなされるようにする、前記 第2制制都と、

を備えたことを特徴とするメモリ・セル。

【請求項39】 前記電荷捕獲材料が強化シリコン膜から成り、該選化シリコン 膜の厚さを、前記第1ビットに関しては該強化シリコン膜の前記第1領域に近接 した局所部分に所定電荷を受取って保持し、前記第2ビットに関しては該強化シ リコン膜の前記第2領域に近接した局所部分に所定電荷を受取って保持し受取っ で保持し、前記調電体構造の残りの部分は、前記強化シリコン膜内の電荷を、前 記強化シリコン膜の電荷が形成された前記部分に保持するのを助けるような厚さ としてあることを特徴とする関求項38記載のメモリッセル。

【関求項40】 南紀第1政化シリコン段が、前記盤化シリコン膜と前記半轉体 基板との間に形成されており、前記第2政化シリコン区が前記盤化シリコン膜と 前記ゲートとの間に形成されていることを特徴とする解求項39記様のメモリ・ セル。

【請求項41】 前記半導体基板がシリコンから成り、前記第1酸化シリコン膜が前記半導体基板に無酸化処理を指して形成したものであることを特徴とする請求項38記載のメモリ・セル。

【前求項42】 前記電荷舗扱領域が環化シリコンから成り、前記第2酸化シリコン膜が少なくとも部分的に前記盘化シリコン膜の上部に熱酸化処理を施して形成したものであることを特徴とする間求項38記載のメモリ・セル。

[扇求項43] 南記第2酸化シリコン膜が少なくとも部分的に酸化シリコンの デポジションによって形成されたものであることを特徴とする関求項38記載の メモリ・セル。

【顕求項44】 前記第2酸化シリコン膜が少なくとも部分的にTEOSによる

9)

特典2001-512290

近接した前記電荷捕獲領域が第2ビットを形成する、前記誘電体招遣と、

前記誘電体構造の上に重ねて形成された導電性ゲートと、

府記第1領域に第1選圧を印加し前記ゲート領域に第2選圧を印加することによって、前記第1領域に近接した前記電荷補獲領域に選子を保持署積させて前記

前記第2領域に第3電圧を印加し前記ゲート領域に前記第2電圧を印加することによって、前記第2領域に近接した前記電荷浦投領域に電子を保持書積させて 前記第2ビットを形成する手段と、

前記第2 領域に第4 選圧を印加し前記ゲートに第5 選圧を印加することによって、前記第1 ピットを要す前記誘選体構造の商記第1 領域に近接した前記電荷舗 接領域における選債の書積の有無を示す電流が提出されるようにし、前記第5 選 圧は、前記第1 領域に近接した前記電荷補獲領域に選荷が書積していないときに 前記チャネルを反転状態にするのに十分な第6 選圧と、該電荷補獲領域に選荷が 書積しているときに該電荷補獲領域の踏部の異下に位置する前記チャネル内の位 置において前記第4 電圧以下の電圧を発生させるのに十分な第7 電圧との側の電 圧である、電圧印加手段と、

前記第1領域に第8型圧を印加し前記ゲートに第9型圧を印加することによって、前記第2ピットを要す前記誘導体構造の前記第2領域に近接した前記電荷箱 提領域における電荷の苦積の有無を示す電流が援出されるようにし、前記第9世 圧は、前記第2領域に近接した前記電荷箱投領域に電荷が苦積していないときに 前記チャネルを反転状態にするのに十分な第10型圧と、該電荷箱投領域に電荷 が苦積しているときに該電荷補投領域の鉛部の其下に位置する前記チャネル内の 位置において前記第8運圧以下の湿圧を発生させるのに十分な電圧との間の電圧 である、電圧印加手度と、

を備えたことを特徴とするメモリ・セル。

【請求項51】 前記誘電体構造が更に、

前記法板上に形成された第1般化シリコン膜と、

| 雨記第||ビットを形成する第||所定部分と、前記第2ビットを形成する第2所 | |定部分とに電荷を保持することのできる、前記第Ⅰ酸化シリコン膜上に形成され 配化シリコンのアポジションによって形成されたものであることを特徴とする尉 東項38配裁のメモリ・セル。

【翻求項45】 前記第2段化シリコン製が、前記盤化シリコン膜の上面に熱度 化処理を施すか、所定反応物質からの化学気相成長法によるか、TEOSの分解 による段化シリコンの気相成長法によるかのいずれかによって形成されたもので あることを特徴とする間求項39記載のメモリ・セル。

【翻求項46】 前記録既体限強が、内部に多結晶シリコン細粒体を分散させた 歴化シリコン麒から成り、数多結晶シリコン細粒体は、多結晶シリコンに電荷を 固定保持することのできるものであることを特徴とする関求項38記載のメモリ

【請求項47】 前記憶電体構造が、電荷の移動を妨げて滞留させることのできる不純物を含有していることを特徴とする原求項38記職のメモリ・セル。

【翻求項48】 前記誘電体構造は、内部の前記メモリ・セルのドレイン領域に 近接した位置に多結晶シリコン細粒体が分散しており、数多結晶シリコン細粒体 は、循接電荷を密視することのできるものであることを特徴とする調求項38記 載のメモリ・セル。

【翻求項49】 前記誘電体構造は、その少なくとも一部が、高シリコン設度雰囲気中においてシリコンの凝結体が、ランダムに配化シリコン膜のある部分の内部に分散するようにして、酸化シリコンの気相成長を行うことで形成されており、前記シリコン凝結体が、前記酸化シリコン膜の前記部分に注入された補機環構を固定保持するように微くことを特徴とする蘭求項38記載のメモリ・セル。 【翻求項50】 2ピットの情報を記憶可能な半部体メモリ・セルにおいて、

間に形成されたチャネル領域によって互いから隔てられた第1領域及び第2領域を備えた第1 雰電形の基板であって、前記第1領域及び前記第2領域の容電形は前記第1 郷電形とは反対の第2 尊電形であり、前記チャネル領域の通常時の部電形は前記第1 郷電形である、前記基板と、

認識体構造であって、前記チャネル領域の上を取うようにして前記第1領域と 前記第2領域とに近接して形成された電荷捕扱領域に電荷を保持可能であり、前 記第1領域に近接した前記電荷捕扱領域が第1ビットを形成し、前記第2領域に

(20)

特表2001-512280

た選化シリコン膜と、

前記載衛捕獲領域に捕扱された電荷が放金化シリコン段内に発生する電界の作用により移動するのを阻止しようとする放金化シリコン膜の電荷移動阻止性能を 強化する、前記金化シリコン膜上に形成された第2限化シリコン膜と、 を含んでいることを特徴とする関求項50記載のメモリ・セル。

前記窟化シリコン膜の前記第1部分及び前記第2部分に現荷を付与するステップを含み、

前記第1 部域における電圧より大きな第1 電圧を前記第2 領域に印加すると共 に前記界電性ゲートに第2 電圧を印加するステップを含み、前起第2 電圧は、前 記念化シリコン段の前記電荷を保持している前記第1部分の異下に位置する前記 チャネルの対応部分の周端間の電圧より小さく、前記第2 電圧は前記電化シリコ ン段の前記第1部分に電荷が付与されていないときには前記デバイスによって第 1 電流が設出されるようにし、前記強化シリコン級の前記第1部分に周在電荷が 付与されているときには、前記第1電波より小さい電流またはゼロ電流である第 2 電流が設出されるようにする電圧であり、前記局在電荷は、前記第2 領域に電 圧を印加すると共に前記ゲート領域に電圧を印加することによってデバイスの設 出しを行うときのデバイスのしきい値電圧を回のしまい値電圧を速成するため に必要な局在電荷よりかなり小さく、

前記第2領域における電圧より大きな第3電圧を前記第1領域に印加すると共 に前記録電性ゲートに第4電圧を印加するステップを含み、前記第4電圧は、前 記窟化シリコン酸の前記電荷を保持している前記第2部分の具下に位置する前記 チャネルの対応部分の関端間の電圧より小さく、前記第4電圧は前記窟化シリコン 図の前記第2部分に電荷が付与されていないときには前記デバイスによって第 3電波が疑出されるようにし、前記盤化シリコン図の前記第2部分に周在電荷が 付与されているときには、前記第3電波より小さい電流またはゼロ電流である第 4電流が提出されるようにする電圧であり、前記局在電荷は、前記第1領域に電 圧を印加すると共に前記ゲート領域に電圧を印加することによってデバイスの設 出しを行うときのデバイスのしきい値電圧と同一のしきい値電圧を達成するため に必要な局在電荷より小さい。

ことを特徴とする方法。

【耐求項53】 2ビットの情報を記憶可能なエレクトリカリー・イレーザブル ・・プログラマブル・リード・オンリー・メモリ (BEPROM) セルにおいて、 第1級電彩の半線体基板と、

前記半導体基板の一部分に前記半導体基板の抑電形とは反対の導電形となるようにドープを誇して形成した第1領域と、

南記第1領域から陸隔した前記半導体基板の一部分に前記半導体基板の尋鑑形とは反対の鄰電形となるようにドープを施して形成した第2領域と、

育記学部体基板内の前記第1領域と前記第2領域との間の隙間に形成されたチャネルと、

前記チャネルの上に重ねて形成され該チャネルを取う第1絶縁膜と、

前記第1絶経膜の上に重ねて形成された非導電性電荷捕獲膜と、

前記非導電性電荷補獲膜の上に重ねて形成された第2絶縁膜と、

府記第2絶緑膜の上に重ねて形成された郷電性材料から成るゲートとを個点、 育記非電郷性電荷領理膜は、該非電郷性電荷領型膜内の電荷網接領域であって 前記第1領域に近接した第1ビットを形成する電荷循接領域に第1所定量の電子 を受取って保持し、また、該非電郷性電荷網狸膜内の電荷植提領域であって前記

(23)

待表2001-512290

第1 専電形の半時体基板と、

チャネル領域によって互いが隔てられ前記半線体基板に形成された前記第1 電影とは反対の第2 等電影の第1 領域及び第2 領域と、

前記チャネル領域上に、第1端を前記第1領域に近接させ第2端を前記第2領域に近接させて前記第1領域と前記第2領域との側に形成された多層誘電体構造と、

前記多層體電体構造上に形成された前記チャネル領域の電圧を制御する構電性 ゲートとを備え、

前記多層誘電体構造の前記第1端に排獲された第1捕扱電荷と、前記多層誘電 体構造の前記第2端に捕獲された第2捕張電荷とによって、前記メモリ・セルに 記憶させることのできる2ピットの情報が表されるようにした、

ことを特徴とするメモリ・セル。

【辞求項58】 前記第1補提電荷が2進数の「1」を表し、前記第2補提電荷が2進数の「0」を要すことを特徴とする請求項57記載の構造。

【翻求項59】 前記第1抽提電荷が2進数の「0」を変し、前記第2抽提電荷が2進数の「1」を変すことを特徴とする翻求項57記載の构造。

【翻求項60】 前記第1捕獲電荷が2進数の「1」を炎し、前記第2補獲電荷が2進数の「1」を表すことを特徴とする翻求項57記録の根语。

【翻求項61】 前記第1補銀電荷が2池数の「0」を表し、前記第2補提電荷が2池数の「1」を表すことを特徴とする節求項57記載の規格。

【森東項62】 前記多局線電体構造の内部に補扱される前記第1補提電荷が前記第1領域と前記法板との間の接合部に沿った位置に補扱され、前記多局線電体構造の内部に補理される前記第2補銀電荷が前記第2領域と前記法板との間の接合部に沿った位置に補建されることを特徴とする額東項57記載の構造。

【扇求項63】 前記多層誘電体構造の内部に摘獲される前記第1舗接電荷の分布幅と前記多層誘電体構造の内部に補獲される前記第2舗獲電荷の分布幅とが、 前記第2舗獲電荷が前記メモリ・セルから設出されるときに前記第1補遅電荷の 採下に位置する前記チャネルの対応部分にパンチ・スルーが発生し、前記第1摘 獲電荷が前記メモリ・セルから設出されるときに前記第2補獲電荷の其下に位置 第2 領域に近接した第2 ビットを形成する電荷機役領域に第2 所定量の電子を受取って保持するように形成されており、前記電荷機役間は選化シリコン膜で假成されており、数選化シリコン膜の厚さは、前記第1ビットないし前記第2 ビットを成すが提審機電荷に由来する機方向電荷が、当該機理器機取両の大きな機方向拡散を発生させ得る機方向電界の大きさに選することのない厚さであり、電荷の前記第1 所定量及び電荷の前記第2 所定量は、前記メモリ・セルの逆方向疑出しを行うときに前記チャネルを反転状態にするために必要とされるしきい値電圧上昇を発生させるが、前記メモリ・セルの順方向該出しを行うときに前記チャネルを反転状態にするために必要とされるしきい値電圧上昇を発生させるには不十分な量である。

ことを特徴とするメモリ・セル。

【請求項54】 前記録化シリコン膜の厚さが、前記第1ビット及び前記第2ビットの各々を形成する夫々の前記電荷加獲領域内の樹方向電荷を所定値以下に抑え、それによって前記録化シリコン膜内の普積電荷の樹方向の拡散を抑え、もって、当該機方向拡散に起因する、前記電荷補獲領域の兵下に位置する前記チャネルの対応部分のしきい値電圧の低下量を所定益以下に抑え得る厚さに選定されていることを特徴とする南東項53記載のメモリ・セル。

【翻求項55】 蓄積電荷の横方向拡散に起因する、酢記第1ビットないし前記 第2ビットの各々を形成する夫々の前記電荷施捷領域の真下に位置する前記チャ ネルの対応部分のしきい値電圧の低下量が、横方向拡散が発生する前の前記チャ ネルの当数対応部分のしきい値電圧の10%以下となるようにしたことを特徴と する請求項54記載のメモリ・セル。

【翻求項56】 蓄積電荷の横方向拡散に起因する、前記第1ビットないし前記 第2ビットの各々を形成する夫々の前記電荷舗提領域の真下に位置する前記チャ ネルの対応部分のしきい値電圧の低下品が、横方向拡散が発生する前の前記チャ ネルの当数対応部分のしきい値電圧の5%以下となるようにしたことを特徴とす る闘求項54記載のメモリ・セル。

【節求項57】 2ビットの情報を記憶可能なエレクトリカリー・イレーザブル・プログラマブル・リード・オンリー・メモリ・セルにおいて、

(24)

特表2001-512290

する商記チャネルの対応部分にパンチ・スルーが発生するような分布幅であることを特徴とする欝束項62記載の構造。

【翻求項64】 前記第1 捕殺電荷は、前記導電性ゲートに低電圧を印加し前記 第1 領域に正電圧を印加することで消去可能であり、前記第2 捕狸電荷は、前記 撃電性ゲートに低電圧を印加じ前記第2 領域に正電圧を印加することで消去可能 であることを特徴とする額求項57 記録の構造。

【翻求項65】 前記等電性ゲートに第1所定電圧を印加し、前記第2領域に第 2所定電圧を印加し、前記第1領域を接地することにより、前記第1結接電荷の 量が所定量以下のときには前記第1領域と前記第2領域との間の前記チャネルに スレショルド電流レベル以上の電流が流れ、前記第1補機電荷の量が前記所定量 以上のときには前記第1領域と前記第2領域との間の前記チャネルに前記スレショルド電流レベル以上の電流が流れないようにすることで、前記第1捕援電荷の 状態を疑出すようにしたことを特徴とする翻求項57記録の扱為。

【類求項 6 6 】 前記郷監性ゲートに第1所定電圧を印加し、前記第1領域に第 2所定電圧を印加し、前記第2領域を接地することにより、前記第2結建電荷の 量が所定量以下のときには前記第1領域と前記第2領域との間の前記チャネルに スレショルド電流レベル以上の電流が流れ、前記第2結連電荷の量が前記所定量 以上のときには前記第1領域と前記第2領域との間の前記チャネルに商記スレショルド電流レベル以上の電流が流れないようにすることで、前記認証体構造の前 記第2項に維護された前記第2結模電荷の状態を設出すようにしたことを特徴と する翻求項 5 7 記載の構造。

【翻求項67】 メモリ・セルに2ピットの情報を記憶させる方法であって、前記メモリ・セルが第1別電形の半導体基板を備えており、数半導体基板には前記第1帰電形とは反対の第2尋電形の第1領域及び第2領域が形成されており、前記メモリ・セルが更に、前記基板に形成され前記第1領域と前記第2領域との同を延在するチャネルと、第1端及び第2端を有し前記チャネルの上に重ねて形成された多層誘電体構造と、数多層透電体構造の上に重ねて形成された場で性ケートとを備えている、前記方法において、

前記誘軍体構造の前記第1端に第1所定電荷を付与し、前記誘電体構造の前記

第2 端に第2 所定鑑荷を付与し、前記第1 所定鑑荷と前記第2 所定鑑荷とが、前記 ポリ・セルに記憶させることのできる第1ピットと第2ピットとを表すよう

前記メモリ・セルの前記第1ピットの状態を設出すために、

前記第2領域に第1所定域圧を印加し、

前記群電性ゲートに第2所定電圧を印加し、

前記第1領域に接地電位を印加し、

以上において、前記第1所定職衙が所定職衙当以下のときには前記チャネルに スレショルド職選以上の電波が流れ、前記第1所定職衙が前記所定電衝量以上の ときには前記チャネルに全く電波が流れないかもしくは前記スレショルド電流以 下の電波しか流れないようにし、

前記メモリ・セルの前記第2ピットの状態を読出すために、

前記第1領域に前記第1所定電圧を印加し、

前記尊電性ゲートに前記第2所定電圧を印加し、

前記第2領域に接地電位を印加し、

以上において、前記第2所定電荷が前記所定電荷量以下のときには前記チャネルにスレショルド電流以上の電流が流れ、前記第2所定電荷が開記所定電荷量以上のときには前記チャネルに全く電流が流れないかもしくは前記スレショルド電流以下の電流しか流れないようにする。

ことを特徴とする方法。

【翻求項 6 8】 前記メモリ・セルに書積された前記第1所定電荷及び前記第2 所定電荷を消去するために、

前記導電性ゲートに比較的低い電圧を印加し、

前記第1額域に正電圧を印加して、前記多層誘電体構造の前記第1端に捕獲されていた前記第1所定電荷を排出し、

前記導電性ゲートに比較的低い電圧を印加し、

前記第2領域に正電圧を印加して、南記多層誘電体構造の前記第2端に捕獲された前記第1所定電荷を排出する、

ことを特徴とする欝求項67記載の方法。

なわ

特表2001-512290

てお込みを行う段階に入ったならば、もはやデータの変更が不可能であるという 短所をかかえている。デークのプログラミングにミスがあったならば、通常、そ の訂正のためには多大のコストが必要となる。ROMに誤ったデータが告込まれ てしまったならば、その時点でそのROMは既に廃物であり、何かに利用できる ということは先ずあり得ない。また、そのような事態が発生したならば、新たな マスダをゼロがら製作した上で、金製造工程をやり直さなくてはならず、哲だし い時間的な遅れを余儀なくされる。更に、メモリ・デバイスとしてROMを使用 することによって省コスト効果が得られるのは、そのROMを大量生産する場合 に限られる。

[0004]

半郷体デバイスとしてROMの代わりにEPROMを使用するようにすれば、
アーク審込み用のマスクは不要になるが、その代わりに製作工程が特徴に複雑なものになる。また、デバイスに審込み用回路を付加しなければならないためにデップの寸法が大きくなる上に、EPROMのようなメモリ・デバイスの製造には
ROMの製造の場合と比べてより多くの製作工程及び試験工程が必要とされる。
EPROMの長所は、電気的方法によって審込みが行えること、即ちエレクトリカリー・プログラマブルであることにあるが、ただし、審込んだデータを相去するには紫外光(UV光)を照射しなければならない。EPROMには、凋去の際に基板にUV光を照射できるように、UV光を透過させる窓が形成されており、UV光を開射して損去を行ってからでなければ、審直しを行うことはできない。
EPROMの大きな短所は、電気的方法による損去ができないことにある。非環発性メモリ・デバイスを使用した様々な回路を設計する際に、メモリ・デバイスをいちいち回路から取外すことなく、回路に取付けたままの状態でそのメモリ・デバイスの損去及び呼番込みを行えるようにすることが望まれることが往々にしてあるものである。

[0005]

半導体デバイスのうちのBBPROMもまた、ROMと比べてより多くの製作 工程及び試験工程を必要とするが、ただしBEPROMには、沓込み及び消去を 共に電気的方法で行えるという利点がある。ある回路に用いるメモリ・デバイス 【発明の詳細な説明】

[0001]

発明の分野

本発明は、広くは、半導体メモリ・デバイスに関するものであり、より除しく は、ホット・エレクトロン注入現象を利用してゲートの配荷値提用誘電体材料に 電荷をሰ提させるようにしたマルチビットの一斉相会可能なエレクトリカリー・ イレーザブル・ブログラマブル・リード・オンリー・メモリ(BEPROM:電 気的に相去可能で、ブログラム可能な疑出し専用メモリ)セルに関するものであ

[0 0.0 2]

発明の背景

電源を切っても記憶した情報を失うことのない非縁発性メモリ・デバイスは、 現在既に広く用いられており、これから先も、ますます多くの用途に用いられる メモリ・デバイスである。非縁発性半導体メモリ・デバイスの具体例を提つか挙 げるならば、リード・オンリー・メモリ(ROM)、プログラマブル・リード・ オンリー・メモリ(PROM)、イレーザブル・プログラマブル・リード・オン リー・メモリ(EPROM)、エレクトリカリー・イレーザブル・プログラマブ ル・リード・オンリー・メモリ(EEPROM)、それに、フラッシュEEPR OMなどがある。

[0003]

これら半導体デバイスのうち、ROMは、エレクトリカリー・プログラマブル・デバイス(電気的にプログラム可能なデバイス)ではないということが短所となっている。ROMの審込みは、そのROMに配価させるデータを組込んだ特別のマスクを使用して、製造工程中の一段階において行われる。従って、ROMに審込む内容は、そのROMの製造を開始する以前に確定していなければならない。更に、ROMというデバイスは、その審込みが製造工程中で行われるために、完成品が手元に届くまでに6週間またはそれ以上の時間がかかることがある。一方、データ記憶装置としてROMを使用することの利点は、デバイスのコストが低度であることにある。しかしながら、その利点の代償として、マスクを使用し

(28)

BB-2001-512290

をEEPROMにしておけば、その回路に取付けたままの状態でメモリ・デバイスの開去及び再音込みを行うことができ、これは、以前のEPROMでは不可能だった優れた利点である。また、フラッシュEEPROMは、メモリ・セルの音込み及び開去を電気的方法で行えるという点でEEPROMと同じであるが、ただしその他に、全てのメモリ・セルの預去を一斉に行えるという特質をも備えており、そのたのフラッシュ(一斉)EEPROMと呼ばれている。フラッシュE EPROMの短所は、製作程度が高いこと、それに高コストであることにある。

半導体メモリとしてBEPROMが広く使用されるようになるにつれて、そのメモリ・セルを改良することを目的とした研究が盛んに行われるようになった。 神に活発な研究がなされた分野は、より優れた性能を有するメモリ・セルを開発することを目的とした研究分野であり、ここでいうより優れた性能とは、普込み時間が短いこと、低電圧で普込み及び設出しができること、データの保持が可能な期間が長いこと、消去時間が短いこと、それに小型であること等である。このような研究分野のうちの1つに、絶段ゲート視道を備えたメモリ・セルに関するものがある。以下に示す従来技術の説明は、この研究分野に関するものである。

[0007]

来回特許第41.73766号(Hayes)には、金属一選化物一配化物一単 好体(MNOS)相違が敬示されている。このMNOS相違は、二層の絶縁ゲート構造を得えたものであり、この二層の絶縁ゲート構造は、下層の酸化シリコン酸と上層の選化シリコン酸と上層の選化シリコンを食べし、一般に必要されており、このゲート電極は、例えば多結晶シリコンや金属で形成されるものである。このデバイスの大きな短所は、これを用いてフラッシュ EEPROMを製作することが困強なことにある。 説化四一歳化銭一般化模の三層構造ではなく、酸化膜一歳化酸の二層構造を採用しているため、普込みの際に電荷が強化膜内に広がって分散してしまうのである。これは、三層視造では食上層に形成されている酸化膜がこの二層構造では存在していないため、強化眼の特定の部分に電荷を告続させる制御能力が劣っているのである。

(0008

更に、Hayes特許に開示されているメモリ・セルでは、盆化膜の典型的な 厚さは350Aであるとされている。Hayes特許のデバイスがこのような厚 い霊化膜を必要とするのは、霊化膜を厚くしないと十分な電荷保持性能が得られ ないからである。盘化膜は本来、比較的解い内部電界にしか耐えられず、この弱 点を克服して強い内部電界にも耐えられるようにするために、その分、窒化線を 厚くすることを余儀なくされているのである。そして、意化膜が厚いために、消 去の際に垂直方向に印加する電圧を、非常に高い電圧にすることが必要となって いる。更に、鼠化膜が厚いために、電荷の分布領域が広がっており、即ち、電荷 捕獲領域が大きく広がっている。電荷捕獲領域が広がると、メモリ・セルの消去 を行う際に、電荷をドレインから排出させることが、たとえ不可能でないにして も著しく困難になる。更に、電荷捕獲膜である歳化膜が厚いということそれ自体 も、損去の際に電荷をドレインから排出させることを困難にしている。以上をま とめると、Havea特許に枚示されているメモリ・セルは、十分な常荷保持性 館を確保するために常化謀を厚くせざるを得ず、そのために、デバイスの消失を 行う際に電荷をドレインから排出させるという方法を探ることが芽しく閑離にか っており、そしてそのことが、このデバイスを用いてフラッシュEEPROMを 校成することを実際上不可能にしているのである。

[0009]

Hayes特許のメモリ・セルにおいて、その盤化酸に前辺されている電子を中和して消去を行うためには、前辺されている電子を強化膜から排出させるか、成いはその錠化膜へ正礼を住入するかのいずれかを行わねばならない。 Hayes特許には、そのメモリ・セルの削去方法として、ゲートを接地し、ドレインに十分高い電圧を印加することによって、なだれ降伏(なだれ絶縁破壊)を発生させ、それによって窒化膜に記憶されているデータを消去するという方法が扱示されている。このなだれ降伏は、電子ではなく正礼によるものであり、それによってホット・ホールが窒化膜へ注入される。ただし、なだれ降伏現象を発生させるためには、本来、高い電圧が必要であり、また大きな電流が流れることになる。そこで、なだれ降伏が発生する電圧を少しでも低下させるために、ソースとドレインとの間のチャネルにドーブする不純物の途度を高めている。

аu

特級2001-512290

米国特許第5168334号(Mitchell他)には、1個のトランジスタで初成した(シングル・トランジスタ形の)EEPROMのメモリ・セルが破示されている。このMitchell特許に較示されているEEPROMのメモリ・セルは、最化膜一盤化膜一量化膜(ONO) 保遺を使用しており、チャネル領域の上方のピット線どうしの間に、この配化膜一量化膜一型化膜の三層視遺が形成されていて、この三層視遺によって、その上に形成されている多緒晶シリコンのワード線との関が絶縁されている。また、この三層視遺中の強化膜が、メモリ・セルへの普込みに必要な電荷保持機能を提供している。

[0 0 1-4]

このMitchell特許のメモリ・デバイスは、三層構造の最上層に酸化膜を備えているものの、フラッシュBEPROMとして用いるのに特に適したメモリ・デバイスではない。その原因は、香込みによって形成する電荷補投領域がかなり広くないと、音込みと疑出しとの間でのしきい値電圧の差分ムを十分に大きくすることができないことにある。Mitchell特許のデバイスでは、音込みと疑出しの両方を関方向に行うようにしている。周方向疑出しは逆方向読出しと此べて非効率的であるため、既書込み状態と来音込み状態とを明略に区別できるようにするには、広い電荷補提領域を形成しなければならないのである。しかしながら、広い電荷補提領域が形成されると、メモリ・デバイスの消去が苦しく困難になり、そのことが、このMitchell特許のメモリ・デバイスを、フラッシュBEPROMとしての用途に用いることのできない非効率なものにしている。

(0015)

シングル・トランジスタ形のONO-BEPROMデバイスを開示した技術文献としては「A True Single-Transistor Oxide-Nitride-Oxide EBPROM Device." T. Y. Chan, K. K. Young and Chenming Hu. IBBB Blectron Device Letters. March 1987」がある。向文献に関示されているメモリ・セルは、ホット・エレクトロン性人現像を利用して哲込みを行うようにしており、注入された電荷は、そのデ

(00101

発生したホット・ホールは、二層桿道の下層を成す酸化限の正孔ボテンシャル 障壁を乗り越え、強化限に蓄積されていた電子と再結合する。しかしながら、こ の動作メカニズムは非常に複雑であり、この方式に従って動作するメモリ・デバ イスを構成することは困難である。また、ホット・ホールの住入によって前去を 行うという前去方式に付闘するもう1つの短所として、ドレインとチャネルとの 関のPN接合においてなだれ降伏が発生するため、その際に発生する電流が非常 に大きく、しかもその電流を制御することが困難であるということがある。更に 加えて、メモリ・セルが耐えられる杏込み/消去サイクルの回致(杏袋え可能回 致)には限度があり、それは、なだれ降伏が発生するたびに、ドレインとチャネル ルとの間のPN接合の近傍領域が損傷を受けるからである。この損傷は、なだれ 降伏の発生時に、このPN接合の近傍領域だけに限局して非常な高温が発生する ことによるものである。

100111

更に、Hayes特許のメモリ・デバイスをフラッシュ・メモリ・アレイのアーキテクチャに用いることには実際上無理がある。その理由は、なだれ降伏現象を利用して消去を行うため、消去時に大電流が発生することから、なだれ降伏が発生しているメモリ・セルに接続されたビット線に大きな電圧降下 (即ちIR) が発生するからである。

[0012]

別の公知の消去方法として、ゲートを介して窒化膜へ正孔を注入するという消去方法もある。しかしながら、この消去メカニズムは非常に複雑である上、正孔の窒化膜内における易動度が電子より大きいため消去メカニズムの制御が困難である。更に、高温下では正孔の易動度が増大するため、保持できずに失われる福荷のロスが大きく、そのためしきい値電圧が容込み完了直後のしきい値電圧より低下して、しきい値電圧の優化幅ムが小さくなる。また、空乏層が深まることから、告込み/消去動作を制御するためのデバイスを直列に結合して使用しなければならなくなる。

[0013]

(32)

物表2001-512290

バイスの酸化膜一度化膜一配化膜(ONO)三層構造に蓄積される。同文献は、 む込み及び疑出しを順方向に行うことを検示している。 従って、Mitchel ! 特許のデバイスと同様に、告込みと疑出しとの間でのしきい値電圧の差分ムを 十分に大きなものにするためには、広い電荷超提領域が形成されるようにしてお いねばならない。そして、電荷舗投領域が広いほど、デバイスの消去はそれだけ 困難になる。

[0016]

マルチビット・トランジスタも広く知られているものである。殆どのマルチビット・トランジスタは、多段階のしさい値レベルを設定して、各々のしきい値レベルが失々に異なった状態を表すようにすることで、2ピットまたはそれ以上のビットを記憶できるようにしている。例えば、4段階のしさい値レベルを持つメモリ・セルは、そのメモリ・セル1個で2ピットの記憶が可能である。この技法は、これまでのところ、不続物性入法を利用することによってROMに組込まれて用いられているほか、フラッシュBEPROMのようなメモリ・デバイスにも試験的に用いられている。ただし、このマルチレベルしさい値法は、EトROMにだけは、いまだかつで採用されたことがない。その理由は、告込みによって設定したしさい値が、設定すべき状態に対応したしきい値許容範囲を超えてしまったときには、EPROMではUV冑去処理を実行しなければならず、それが非常にやっかいである上に費用もかさむからである。更に、UV冑去処理を施すためにはそのチップをシステムから取外さねばならないが、その取外しが非常に面倒なことが往々にしてある。

[0017]

フラッシュEEPROMに多段階のしきい値を設定するためには、初期将去処理を実行して、全てのメモリ・セルのしきい値を一旦、あるしきい値以下にする必要がある。その後に、所定の普込み作業手順に従って、個々のメモリ・セルのしきい値を夫々の目標しきい値にまで上昇させる。この方法の短所は、普込みの際に常にフィードバックが必要とされることであり、そのため、多段階のしきい値に設定するための番込みは、非常に時間のかかるものとなっている。

[0018]

更に、この多段階しきい値法を用いると、動作許容領域(ウィンドウ)が映められる。これは、各状頭の許容領(マージン)が狭くなるということである。そのため、製作したチップの良品率が低下し、品質も低下する。もし、メモリ・セルの信頼性を高めるために許容領を犠牲にすることを選まないならば、動作許容領域を2倍に広げなければならない。ところが、動作許容領域を広げるためには動作選圧を高めなければならず、その動作選圧を高めるということが、逆に信頼性の低下をもたらし、更に、メモリ・セル間の干渉も増大させるため、これもまた選ましいことではない。この多段階しきい値法では、視違が複雑になるため、内えばオーディオ関係の用途のように、ビットが失われることが許容される用途に主として用いられている。

[0019]

この多段階しきい値法には更に、各状態に対応したしきい値の許容範囲が時間の経過と共に変化するために次第に信頼性が低下して行くという短所も付随している。あるメモリ・セルの容込みに使用したワード親ないしピット擬を使用して別のメモリ・セルの容込みを行ったときに、先に否込みを行ったメモリ・セルのデータに対して徒の容込み動作が影響を及ぼすようなことがあってはならない。また一方で、登込みによって設定するしまい値レベルが複数あるため、それらに対応するには否込み時間そのものが長くならざるを得ない。従って、各状態に対応したしきい値の許容範囲が時間の経過と共に次第に変化して行くとき、動作許容疑問は突く成らざるを得ず、そのために、妨害に対する感受性も昂進して行くのである。

[0020]

多段階の状態の夫々に対応したしきい値の許容範囲、即ち余裕幅が狭まると、 それによって製品の歩留まりが低下する。更に、品質及びしきい値の余裕幅を継 持するためには、より高い電圧が必要である。より高い電圧を使用すると、チャ ネル内の電界強度が増大し、それによってメモリ・セルの個類性も低下する。

[0021]

マルチピットのROMのメモリ・セルを構成するには、そのメモリ・セルを、 登込みによって 4 段階のレベルに設定できるようにしておく必要がある。 2 段階

(35)

特表2001-512290

ベルの、即ちシングル・ピットのメモリ・セルの場合と比べれば、検出方法も複雑になる。

[0025]

以下に列挙する従来技術を記載した参考文献は、いずれも半導体メモリ・セル に関するものである。

1000 261

米国特許第5021999号(Kohda伽)には、非塚発性メモリ・セルが 数示されており、このメモリ・セルは、互いに電気的に分裂された2つのフロー ティング・ゲート・セグメントから成る分割形フローティング・ゲートを備えた MOSトランジスタで構成されている。このメモリ・セルは、3レベルのデータ を配置することができ、それら3つのレベルは、どちらのセグメントにも電子が 注入されていない状態、一方のセグメントにだけ電子が往入されている状態、そ れに、両方のセグメントに電子が往入されている状態によって姿される。

[0027

米国特許第5214303号(Aoki)には、2ビット・トランジスタが改示されており、この2ビット・トランジスタは、半導体基板と、数基板上に形成されたゲート電極と、数基板に設けられた一対のソース/ドレイン領域と、それらソース/ドレイン領域の少なくとも一方に形成され、前紀ゲート電極の近傍において基板に没入しているオフセット・ステップ部分とを煽えている。

[0028]

米国特許第5394355号 (Uramoto他) に校示されているROMメモリは、複数の基準電位伝達線を備えており、それら基準電位伝達線の各々が、 舞なったレベルないし状態を致している。各々のメモリ・セルは、メモリ・セル ・トランジスクを含んでおり、そのメモリ・セル・トランジスクが、複数の基準 電位伝達線のうちの1本を、そのメモリ・セルに対応したビット線に接続するよ うにしてある。

[0029]

米国特許第5414693号 (Ma値) には、分割形ゲートを用いた2ビット のフラッシュEEPROMのメモリ・セル構造が数示されており、このメモリ・ のレベルに設定するだけでよい場合、即ち、通常のシングル・ビットのROMの メモリ・セルの場合には、普込みによってそのメモリ・セルに設定する「0」ピットであることを表すしまい値電圧が、最大ゲート電圧より高くありさえすれば よく、即ち、謎出し時にそのメモリ・セルをオンにしたときに、そのメモリ・セ ルが等通状頭にならなければそれでよい。また、医香込み状態と来香込み状態と を区別できるようにするには、少なくともある程度の大きさの電流がそのメモリ ・セルに流れるようにしておけば十分である。トランジスタを流れる電流の大き さは次の数1の式で表される。

[0022]

【数1】

$$I = \frac{1}{Leff} K(V_G - V_T)$$

[0023]

この数1の式において、L.rrは実効チャネル長さであり、Kは定数であり、Veはゲート塩圧であり、Vrはしきい値電圧である。一方、マルチビフトのハモリ・セルの場合には、複数のしきい値が明確に区別できなければならず、これはとりもなおさず、様々な疑出し電流の大きさを検出する必要があるということであり、そのために疑出し速度も低下する。また、2ビフトのメモリ・セルでは4通りの電流の大きさを区別して検出せればならず、しかも、それら4通りのしきい値電流の各々が検討的分布を有するものとなる。更には、突効チャネル長さも検討的分布を有するものであり、そのことによって、各々のしきい値電流に対応する実際の提出し電流の分布幅が更に広がっている。

[0024]

更には、ゲート電圧の大きさによっても、謎出し電流の分布状態が控化する。 一組のしきい値電流の値が同じように規定されていても、ゲート電圧が異なれば 夫々のしきい値電流に対応した実際の謎出し電流どうしの間の電流比が突動する ことになる。従って、ゲート電圧を高度に安定させておかなければならない。更 に、互いに区別して検出しなければならない電流の大きさの数が多いため、2レ

വര

特長2001-512280

セル協造は、1個のセレクト・ゲート・トランジスタと2個のフローティング・ ゲート・トランジスタとを含んでいる。この米国特許の発明は、基本的に、1つ 1つのビットを、個別のトランジスタに記憶するようにしたものである。

10030

米国特許第5434825号(Harai)には、EPROMやEBPROMに用いるマルチピットのメモリ・セルが佼示されており、ごのメモリ・セルは、き込み電荷量を3つ以上の電荷量は圏に区分するようにしている。このメモリ・セルは、その記憶動作範囲(メモリ・ウィンドウ)が拡大されて、3通り以上のパイナリ状態を記憶可能となっている。各メモリ・セルは、き込みによって複数の否込み状態のうちの1つの状態に設定される。3通り以上のパイナリ状態を記憶可能にするために、複数の質のしまい値電圧及び正のしまい値電圧を使用している。このメモリ・セルは、基本的に、データ記憶用トランジスタと、それに直列に接続した導通制御用トランジスタとで相成される。データ記憶用トランジスタは、き込みによって、所定の複数のしきい値状態のうちの1つの状態に設定される。更に、センス回路が、夫々の舎込み状態に対応した異なった電流レベルを区別するようにしてある。

[0031]

発明の概要

本発明は、2 ビットのフラッシュ・エレクトリカリー・イレーザブル・ブログ ラマブル・リード・オンリー・メモリ (EEPROM) の音込み、設出し、及び 屑去のための装置及び方法を開示するものである。この2 ビットのフラッシュ 8 EPROMのメモリ・セルは、電荷舗提換館を有する非弊電性の跨電体膜を2 層 の酸化シリコン膜で挟んだ構造を備えている。非夢電性の砂電体膜は、電荷補提 媒体として設能する。また、この電荷植理膜を挟んでいる上下の配化シリコン膜 は絶経膜として関能する。上層の酸化シリコン膜の上に重ねて撃電性ゲート膜が 形成されている。2 個の質別のビット、即ち左側ビットと右側ビットが、その電 循細機膜の空間的に触れた別々の領域に記憶される。

[0032]

このメモリ・デバイスの新規な点の1つは、2個のピットのいずれも、その書

込みはホット・エレクトロン型込み方式という一般的な方式で行うのに対して、それら各ピットの提出しは、それが否込まれたときの方向とは逆方向の逆方向設 出し方式で行うようにし、また、疑出し用ゲート電圧として比較的低い電圧を使用するということにある。例えば、右側ピットの香込みは、一般的な方式に従って、ゲートとドレインとに失々に香込み用電圧を印加し、ソースを接地させて行う。これによって、十分に加速されたホット・エレクトロンが、電荷補獲媒体として機能する誘電体膜の、ドレインに降接した領域に注入される。一方、このメモリ・アバイスの超出しは、番込み方向とは逆方向に行い、即ち、ゲートとソースとに失々に電圧を印加し、ドレインを接地して設出しを行う。左側ピットの寄込み及び鼓出しも、ソース週子とドレイン端子とがその機能に関して入れ咎わるだけで、その他の点では右側ピットの場合と同様にして行われる。一方のピットの普込みによって、他方のピットの情報が損なわれたり乱されたりすることはない。ただし、一方のピットの普込みを行った場合に、それによって、他方のピットの音込み速度が値かに遅くなる等の、経数な影響が発生することはある。

- [0033]

逆方向設出し方式が最大限に効果を発酵するのは、比較的低いゲート電圧を用いた場合である。逆方向設出し方式を採用し、且つ、比較的低いゲート電圧を用いることによって、電荷捕獲領域の共下に位置するチャネル部分の両端間の電圧降下を非常に小さくすることができるという利点が得られる。このチャネル部分の両端間の電圧降下が小さくなることで、音込み領域、即ち音込みによって形成される電荷捕獲領域の長さが短縮される。更にそれによって、音込み時間が格役に短縮されるが、それは、限局された電荷捕獲領域に捕捉された電荷の効果が、その電荷捕獲領域の長さが短縮されることによって増幅されるからである。デバイスの設出しを順方向に行う場合と比べれば、既音込み状態に対応したしきい値電圧と未音込み状態に対応したしきい値電圧と未音込み状態に対応したしきい値電圧と未音込み状態に対応したしきい値電圧との間のしきい値電圧の差分ムが同じ場合には、者込みにかかる時間が、より短い時間で済むことになる。

. [0034]

もう1つの大きな利点は、メモリ・セルの消去メカニズムが格食に強化される ことである。このメモリ・セルの夫々のピットの消去を行う際には、ゲートに選

(39)

特表2001-512290

を薄くすることができるのである。

[0038]

[0039]

ディーブ・ディブリーション問題を解決するためにこれまで採用されていたもう1つの方法は、フローティング・ゲート・フラッシュ・メモリ・セルにスプリット・ゲート(分割形ゲート)構造を導入して、1個のメモリ・セルに複数のトランジスタを形成するというものである。スプリット・ゲート構造は、ダブル・トランジスタ保造とも呼ばれている。スプリット・ゲート構造が必要とされたのは、2個のトランジスタのうちの情報を保持している方のトランジスタであるフローティング・ゲート・トランジスタが、過剰消去状態になるおそれがあったからである。過剰消去状態になると、メモリ・セルのしきい価電圧が低くなり遺ぎてしまう。他方のトランジスタが、副刺トランジスタとして機能して、フローティング・ゲート・トランジスタが過剰消去状態になるのを助止するようにしてい

[0040]

本発明のメモリ・セルが2ビットであることに関連した重要な点について以下 に説明する。第1には、一方のビットの連方向設出しは、他方のビットに対応し た電荷値提初域においてリード・スルーが発生することによって行われるという 当な消去用電圧を印加し、更に、右側ビットの消去を行う場合にはドレインに、 左側ビットの消去を行う場合にはソースに消去用電圧を印加して、電化膜の電荷 値捷領域から電子を排出させる。この場合、排出される電子は、電化膜からその 下の磁化膜を通り、更に右側ビットの場合にはドレインを介して、左側ビットの 場合にはソースを介して排出される。更に別の利点として、容換えを繰返す際の 損耗が軽限であるいため、デバイスが長寿命であるということがある。逆方向疑 出し方式を採用した場合には、順方向疑出し方式を採用した場合と比べて、否込 みによって書積する電荷が同じであれば、しきい値電圧がはるかに高くなる。そ のため、メモリ・セルの既否込み状態と来否込み状態との間のしきい値電圧の差 分ムを十分な大きさとするために必要とされる、電荷補種領域の長さが、逆方向 疑出し方式の場合には、順方向疑出し方式の場合と比べて格段に短くなる。

[0035]

この消去メカニズムは、電荷補獲領域の長さを短くするほど強化される。 普込みを関方向に行い、認出しを逆方向に行うことによって、電荷補獲領域を、ドレインの近傍の「(右間ピットの場合) 、または、ソースの近傍の (左間ピットの場合) 、非常に狭い (短い) 領域に限局することができる。そして、それによってメモリ・セルの損去効率が格段に向上する。

[0036]

更に、電荷が振展である盆化シリコン膜には、従来関示されている盆化シリコン膜より輝いものを使用しており、そのことが、電荷が強領域をドレインの近傍の横方向に狭い(短い)領域に限局することに役立っている。また、この塩化膜の上側と下舞とに夫々に形成されている酸化膜は、が提電荷の保持能力を高める役割を果たしている。

[0037]

更に、従来のフローティング・ゲートを用いたフラッシュ E E P R O M のメモリ・セルとは異なり、強化膜の上側と下側の夫々の酸化膜の厚さを薄くすることができる。 それが可能であるのは、楠獲レベルが繰い分、トンネル効果が容易に発生しないように阻止するボテンシャル陸壁が高いからである。即ち、電子の植程レベルが非常に違いため、電荷保持性能を犠牲にすることなく、上下の硬化膜

(40)

特表2001-512290

ことがある。また、第2には、ワード線電圧 Volをクランプすることで、普込みを行って設定するデバイスのしきい値電圧 Volを低い電圧に抑えており、その結果として、各ピットの許容幅が更に広がっているということである。ここでいう許容幅とは、各ピットの香込みを、他方のピットに影響を及ぼすことなく行うこことのできるパラメータの値として規定されるものである。

[0041]

更に、ホット・エレクトロン住入によって書込みを行うことで電荷摘換領域を 狭い領域に限局すると共に、競出しを逆方向設出し方式で行うようにしているため、実効チャネル任さしいが値かに約0.2 μ mという、チャネルの短いデバ イスとした場合でも、そのチャネルに互いから疑隔した2箇所に電荷減投領域を 形成することが可能となっている。更に、ドレイン電圧V。として正電圧を印加 し、ゲート電圧V。としてゼロ電圧または負電圧を印加することで、各ビットを 個別に有去することも可能となっている。

100421

・・更に、このメモリ・アパイスには、書込みによる干渉が全く、或いは殆どない ということがある。これは、書込み時に印加するドレイン電圧が、電荷植程現象 が発生する領域に隣接した接合部にしか作用しないことによるものである。

[0043]

尚、本発明にかかるメモリ・セルは、審込み方式を順方向とする共に設出し方式まで順方向とした場合には、2 ビットの記憶が不可能になる。これは、順方向 設出し方式では、審込みの際に、広い(長い)電荷舗提領域を形成しないと、論 連状感 「1」に対応した設出し電流の大きさと、論理状感 「0」に対応した設出 し電流の大きさとの間の電流変∆を十分な大きさにすることができないからである。

[0044]

発明の詳細な説明

本発明の2ピット・フラッシュEEPROMセルを明瞭に理解するためには、 電荷捕貨媒体として認電体構造を使用している在来のシングル・ピット・フラッ シュEEPROMのメモリ・セルがどのように構成されているが、また、そのメ モリ・セルの哲込み及び製出しかどのように行われているかについての知識があることが望ましい。それゆえ、ここで前もって、従来のシングル・ピット〇NO一BEPROMのメモリ・セルについて、また、従来の哲込み、認出し、及び間去の方法について、ある程度詳細に説明しておくことにする。図1に示したのは従来のONO一BEPROMのメモリ・セルの断面図であり、このメモリ・セルは、前述の技術文献「ATue Single-TransistorOxide-Nitride-Oxide EEPROM Device."

T. Y. Chan. K. K. Young and Chenming Hu. IBEB Blectron Device Letters. March 1987」に関示されているものであり、同技術文献の内容はこの目及を持って本題関示に組込まれたものとする。参照番号41はこのメモリ・セルの金体を指し示しており、このメモリ・セル41は、P形シリコン基板30と、N+ソース領域32及びN+ドレイン領域の各々とこのP形基板30との間に形成された2つのPN接合と、2つの酸化膜36、40の間に挟まれた非導電性の電化膜38と、多結晶シリコンの罅電膜42とを備えている。

[0045]

従来のシングル・ピット・メモリ・デパイスの奪込み

これより、従来のメモリ・セル41の動作について説明する。このメモリ・セルの審込みを行うには、ドレイン34及びゲート42に失々に電圧を印加し、ソース32を接地する。具体的には、例えば、ゲートには10Vの電圧を印加し、ドレインには9Vの電圧を印加する。これらの電圧が印加されることによって、整直方向の電界と、ソースからドレインまで延在しているチャネルの長手方向に沿った模方向の電界と、ソースからドレインをで延在しているチャネルの長手方向に沿った模方向の電界によって、電子がソースからチャネルへ引き出され、ドレインへ向けて加速される。電子はチャネルの長手方向に移動している間にエネルギを蓄える。十分なエネルギを蓄えた電子は、硬化級36のポテンシャル段繋を跳び越えて電化シリコン級38へ往入され、そこで確復される。この電化級38への電子注入が発生する確率は、ゲートのドレイン34に陸接した部分の領域において最大となるが、その理由は、電子が最大のエネルギを蓄えるのは、ドレインの近傍に達したときだからである。こ

.

特長2001-512290

うして加速された電子は、ホット・エレクトロンと呼ばれており、電化膜に住入されたホット・エレクトロンは、その住入された位置に捕扱されて選化膜内に蓄積される。捕獲された電子が盛化膜内で広がって分散することはなく、それは、 遠化膜の哮電率が低く、しかも、窒化膜の内部の横方向電界が弱いからである。 従って、捕獲された電荷は、窒化膜内の限局された電荷捕獲領域に留まってそこ から周洒で移動することはなく、この電荷捕獲領域は、通常、窒化膜のドレイン に関接した部分に形成される。

(42)

[0046]

米国特許第4173766号 (Hayes) には、このような意化膜の典型的 な厚さが約350人であると記載されている(第6コラム、第50行~第61行 袋卵)。また、Haves特許のメモリ・セルに用いられている強化膜は、その 上面が使化はで売われていない。もし多層構造の最上層に悪化膜が形成されてい たならば、その硬化器の導電率が小さいために、多層構造の上に形成されている ゲートから常化版へ正孔が移動するのを防止することができ、従って、移動した 正礼が常化路に補導されていた電子と結合して、その常化路に蓄積していた電荷 か減少するという事頭を防止することができるのであるが、そのような酸化膜が 形成されていないのである。また、Hayes特許のメモリ・セル構造では、も しその常化度の厚さを薄くしたならば、せっかく窒化膜に捕獲された電子が、そ の窓化版の上に形成されている導葉性ゲートから流入してくる正孔と結合して失 われてしまう。即ち、避常性ゲートが、窓化膜に捕獲された電子を逃がしてしま うことになる。更に、あるメモリ・セルの強化膜のある領域に電子を捕獲させた 後に、その隣のメモリ・セルへの登込みを行った場合に、その審込みの際に発生 した電界が、先のメモリ・セルの電面値機関域に推縛されていた電子に影響を及 ほして、その電荷値推領域から電子を放逸させるおそれもある。また、デバイス の耐久試験のために、そのデバイスを高温にさらすことがあり、その場合の温度 は通常、約150℃~約250℃の範囲内の温度であるが、その際に、ゲートか ら常化越へ正孔が深入して電子と結合するために、強化膜に維捷されていた電荷 が望に減少することもある。MOSデバイスにゲート絶縁構造として採用されて いる一般的なONO構造がそうであるように、Hayes特許の構造でも、その

モリ・セルの舎込み及び認出しかどのように行われているかについての知的があることが望ましい。それゆえ、ここで前もって、従来の合込み、認出し、及び前去の方法について、ある程度詳細に説明しておくことにする。図1に示したのは従来のONO-EEPROMのメモリ・セルの版面図であり、このメモリ・セルは、前述の技術文献「ATrue Single-Transistor Oxide-Nitride-Oxide BEPROM Device."

T. Y. Chan. K. K. Young and Chenming Hu. IEEE Blectron Device Letters. March 1987」に関示されているものであり、同技術文献の内容はこの召及を持って本願関示に組込まれたものとする。参照音号41はこのメモリ・セルの全体を指し示しており、このメモリ・セル41は、P影シリコン基板30と、N+ソース領域32及びN+ドレイン領域の各々とこのP影基板30との間に形成された2つのPN接合と、2つの概化膜36、40の間に挟まれた非導電性の窒化 限38と、多緒温シリコンの料理膜42とを備えている。

[0045]

従来のシングル・ピット・メモリ・デバイスの音込み

これより、従来のメモリ・セル41の動作について説明する。このメモリ・セルの哲込みを行うには、ドレイン34及びゲート42に夫々に電圧を印加し、ソース32を接地する。具体的には、例えば、ゲートには10Vの電圧を印加し、ドレインには9Vの電圧を印加する。これらの電圧が印加されることによって、垂直方向の電界と、ソースからドレインまで延在しているチャネルの長手方向に沿った複方向の電界とが発生する。そして、その横方向の電界によって、電子がソースからチャネルへ引き出され、ドレインへ向けて加速される。電子はチャネルの長手方向に移動している間にエネルギを署える。十分なエネルギを署えた電子は、酸化膜36のポテンシャル障壁を跳び越えて電化シリコン膜38へ注入され、そこで補握される。この電化膜38への電子注入が発生する磁率は、ゲートのドレイン34に隣接した部分の領域において最大となるが、その理由は、電子が最大のエネルギを蓄えるのは、ドレインの近傍に遠したときだからである。こ

物最2001-51229

産化限の内部に横方向電界が存在する。Hayes特許に関示されている産化限のように比較的厚い強化酸においては、強化限内の電子がその積方向電界のために模方向へ移動し、移動した電子はその強化限内で、将電荷と個電子荷との間で補種されて安定状態になるか、または、陽電荷が局在する領域へ入って安定状態になる。このような電子の移動は、一般的に、エレクトロン・ホッピングと呼ばれており、Hayes特許に関示されているような厚い窓に軽いては容易に発生し得るものである。このエレクトロン・ホッピングによって、捕殺電荷が分散して広がるため、捕殺電荷の周所的強度が低下することになる。

[0047]

既述のごとく、従来のフラッシュEEPROMのメモリ・セルでは、各メモリ・セルの民書込み状態に対応したしきい値電圧と未審込み状態に対応したしきい値電圧との差分△を有効な大きさにするためには、そのメモリ・セルの電荷捕獲領域をかなり広く形成しなければならない。しかしながら、それによって、電子の捕獲領域がドレインから遠く離れたところまで広がり、そのため損去を効率的に行えなぐなる。場合によっては、審込みによって実際に電荷が蚰蜒される環域が広がりすぎるために、デバイスの損去が全く不可能になることさえある。

[0048]

郷電性フローティング・ゲートを用いたメモリ・セルでは、フローティング・ゲートへ注入された電荷がフローティング・ゲートの全体に均一に分散される。フローティング・ゲートにより多くの電荷が注入されるほど、フローティング・ゲートの全域におけるゲートしきい値電圧が上昇する。この場合に、しきい値電圧が上昇するのは、フローティング・ゲートに蓄積される電子によって、ゲート電圧がチャネルから遠面されるからである。

[0049]

図1に関し、低縁電車または非郷電性のフローティング・ゲートを個えたデバイスでは、ホット・エレクトロンが盛化シリコン級へ住入されたならば、局在する電荷舗提頂域に対応した部分でだけ、ゲートしきい値電圧が上昇する。これは、EPROMやBEPROMに採用されている尋電性フローティング・ゲートを備えたメモリ・セルにおいて、審込み時間が長くなるにつれてチャネル全体のゲ

ートしきい値選圧が上昇して行くのと対照的である。 軽電性フローティング・ゲートを備えたメモリ・セル根煮でも、また非郷電性フローティング・ゲートを備えたメモリ・セル根煮でも、また非郷電性フローティング・ゲートに印加されている電圧が変わらないものとするなら、チャネルを流れる電流は減少することになる。そして、チャネルを流れる電流が減少すれば、登込み時間が長くなるために、 砂込み効率が低下する。ただし、非郷電性フローティング・ゲートを用いたメモリ・セル根違と比べれば、 登込み時間は短い。 以上に規則した、 即電性フローティング・ゲートを用いたメモリ・セル根違と比べれば、 登込み時間は短い。 以上に規則した、 即電性フローティング・ゲートを用いたフラッシュ EEPROMのメモリ・セルの普込み方法は 公知の方法であり、 EEPROMのメモリ・セルの普込みのための方法として現在既に利用されている。

[0050]

従来のシングル・ピット・メモリ・デバイスの読出し

一これより、従来のフラッシュBEPROMのメモリ・ゼルの設出し方法について説明する。鄰電性フローティング・ゲートを用いたものも、また非線電性の局所値級ゲートを用いたものも含めた、従来のBBPROMないしフラッシュBBPROMのメモリ・セルの一般的な設出し方法は、ゲートとドレインとに夫々に電圧を印加し、ソースを接地して設出しを行うというものである。従って、電圧を印加する箇所は審込みの場合と同じであり、単に、設出しの場合には審込みの場合と同じであり、単に、設出しの場合には審込みの場合と同じであり、単に、設出しの場合には審込みの場合と同じであり、単に、設出しの場合には審込みの場合と同じであり、単に、設出しの場合には審込みの場合という点が異なるだけである。フローティング・ゲートが導電性であれば、捕獲された電荷はそのフローティング・ゲートの全体に均一に分散される。後ってデバイスの審込みが行われたならば、そのチャネルの全域においてしさい価電圧が上昇するため、認出し動作は必然的に対称形動作になる。これは、ドレインに設出し用電圧を印加してソースを接地しても、違にソースに設出し用電圧を印加してドレインを接地しても、全く同じように設出しを行うことができるという意味である。非導電性の局在循環ゲートを用いた従来のフラッシュBBPROMの設出しも、これと同様の方法で行われる。

[0051

特表2001-512290

構成している。酸化シリコン膜18の上に、延衛捕寝膜20が形成されており、 この電荷捕獲膜20の好ましい厚さは20A~100Aであり、また、その好ま しい材料は窒化シリコンSi, N. である。電荷捕殺膜20に注入されたホット・ エレクトロンは、この電荷捕獲膜20によって捕獲される。従って電荷植獲膜2 Cil、記憶保持膜として機能するものである。特に重要なことは、本発明にかか るこのメモリ・セルにおいては、昔込み、設出し、及び消去の動作が、正孔の移 動ではなく電子の移動によって行われることである。このような電荷捕獲機能を 備えた誘導体膜は、例えば、窒化シリコン膜として形成することもでき、或いは 、多結晶シリコン細粒体を内部に分散させた酸化シリコン膜として形成すること もでき、或いは、不純物を注入した酸化シリコン膜として形成することもできる 。特に最後の場合には、酸化シリコン膜に住入する物質として、例えばヒ素等を 用いればよい。配化膜18の厚さは50A以上の厚さにするようにしており、こ れは、メモリ・セルの動作時に電子がトンネル効果によって優化膜 18を通過し て電荷捕獲膜20から流出するのを防止するためである。以上の構成とすること で、本発明のメモリ・セルは、その動作券命が従来のMNOSデバイスの動作券 命より格袋に向上している。このメモリ・セル10は2ピットのデータを記憶可 能であり、図には、右側ピットを点線の円23で示し、左側ピットを点線の円2 1 で示した。

[0054]

ここで重要なことは、本発明にかかる2ビット・メモリ・セルは、対称形デバイスであるということである。従って、通常のシングル・ビット・デバイスに関して使用されているソース及びドレインという用語を用いると誤解を招くことになりかねない。なぜならば、右側ビットにとっては、左側接合部がこの右側ビットのソース過子として課能し、右側接合部がこの右側ビットのドレイン超子として課能するのに対して、左側ビットにとっては、右側接合部がこの左側ビットのソース過子として課能し、左側接合部がこの左側ビットのドレイン超子として課能し、左側接合部がこの左側ビットのドレイン超子として課能し、左側接合部がこの左側ビットのドレイン超子として課能するからである。従って、誤解を避けるために、殆どの説明箇所で、ソース及びドレインという用語に答えて、左側接合部ないし第1接台部という用語、それに右側接台部ないし第2接台部という用語に答えて、左側接台部ないし第1接台部という用語に答えて、左側接台部ないし第1接台部という用語に答えて、左側接台部という用語を使用することにする。また、左側

む込みプロセスにおいては一般的に、 込みに続けて疑出しが行われる。特に EPROMメモリ・デバイス及びEEPROMメモリ・デバイスでは、必ずこれ が行われる。この場合、ショート・パルスの形態の容込みパルスをデバイスに印 加した直接に設出しを行う。このときの疑出しは、突は、ゲートしきい値電圧を 調定するために行うものである。ゲートしきい値電圧を調定するための一般的な 方法は、ドレインに一定電圧を印加した状態で、ゲートには別の電圧を印加し、 ドレインからソースへ流れるチャネル電流を測定しつつ、ゲートに印加している 電圧をゼロから次第に上昇させて行くというものである。そして、チャネル電流 が1μAになったときのゲート電圧をもって、しきい値電圧としている。

[0052]

一般的に、書込みパルスの送出を反復して行い、パルスを1回送出する都度、その面後に設出しサイクルを開始するようにしている。このときの設出しは、書込みパルスを印加する方向と同じ方向で行われ、これは、対称形書込み/設出しと呼ばれている。書込みパルスの送出は、ゲートしきい値電圧がある所定電圧に、遠したとき(即ち、そのゲート電圧をその所定電圧にしたならば、チャネル電流が十分に小さな電流に低下するようになったときに)停止する。この所定電圧は「0」のビットと「1」のビットとを確実に区別することができ、且つ、データ保持期間を適当な昼さにすることができるような値に混定される。

[0053]

本発明にかかる2ピット・メモリ・デバイス

図2は、ゲート緑鉱体格達としてONO三層構造を用いた、本発明の実施例にかかる2ピット・フラッシュBEPROMセルの断面図である。参照番号10はこのフラッシュBEPROMのメモリ・セルの全体を指し示しており、このメモリ・セル10は、2つのPN接合を内部に形成したP形基板12を備えている。それらPN接合のうちの一方はソース14と基板12との間に形成されており、これを左側接合部と呼ぶことにする。また他方はドレイン16と基板12との間に形成されており、これを右側接合部と呼ぶことにする。チャネルの上に、酸化シリコン膜18が形成されており、この酸化シリコン膜18が形成されており、この酸化シリコン膜18が形成されており、この酸化シリコン膜18が形成されており、この酸化シリコン膜18が形成されており、この酸化シリコン膜18が形成されており、この酸化シリコン膜18が形成されており、

(47)

特表2001-512290

ットと右側ビットとを区別する必要のない説明においてはソース及びドレインという用語を使用する。ただしその場合でも、第2ビットのソース超子及びドレイン 3 ジャートのソース過子及びドレイン増子とでは、逆になることに住 重されたい。

[0055]

もう1つの酸化シリコン酸22は、電荷補提膜(窒化シリコン膜20) が上に 形成されており、この酸化シリコン膜22の好ましい厚さは約60A~約100 Aである。この酸化シリコン膜22は、この酸化シリコン膜22の上に形成され ている雰覚性ゲート24を、電荷補提膜20から絶縁する機能を果たしている。 ゲート24の厚さは約4000Aである。ゲート24は多結晶シリコンで形成す ることができる。

[0056]

以上に説明した非対称形電荷捕獲媒体として好適に利用可能な、電荷補獲機能 を備えた誘揮体材料としては、窒化シリコン以外にも様々な材料がある。その種 の材料の1つは多結晶シリコン細粒体を内部に分散させた酸化シリコンである。 多結晶シリコン細粒体を内部に分散させた酸化シリコンを用いる場合も、図2に 示したONO構造を用いたメモリ・セルの構成と同様に、2つの酸化膜の間に挟 んで用いるようにする。図3の断面図は、多結晶シリコン細粒体57を内部に分 散させることでシリコン組成量を増大させた配化シリコン膜4をゲート絶縁構造 として用いた、本発明の好適実施例にかかる2ピット・フラッシュEEPROM セルの街面図である。尚、図を簡明にするために、多数の多結晶シリコン細粒体 のうちの幾つかだけに参照番号を付してある。P形基板62には、N+ソース領 城5 8 と、N+ドレイン領域6 0 とが形成されている。内部に多結晶シリコン細 粒体57を分散させた酸化シリコン膜54が、2層の酸化シリコン膜52。56 の間に挟まれるようにして形成されている。更に、欧化シリコン膜52を覆うよ うにして多結晶シリコンのゲート50が形成されている。ゲート50は、一般的 には、N形不純物を高温度にドーブして形成し、例えばリンを10゚゚~10゚゚質 子/ccの歳度範囲でドープしたものとすることができる。図2に示した2ビッ ト・メモリ・セルと同様に、図3のメギリ・セルも、2ピットのデータを記憶可

能であり、図には、右頭ビットを点線の円55で示し、左翼ビットを点線の円5 3で示した。図3のメモリ・セルの動作は、図2に示したメモリ・セルの動作と 関機であり、各ビットの容込みと試出しとは互いに逆方向に行われる。

[0057]

型に別の構成例として、電荷値視機能を有する誘電体構造を、最下層の硬化膜 56の上に重ねて形成する中間隔54を、例えばヒ素等の不純物を添加した硬化 シリコン膜として構成することも可能である。

[0058]

フラッシュEEPROMのメモリ・セル10 (図2) の書込み及び設出しを行う際の書込み方式及び設出し方式も、本発明の重要な特徴的局面のうちに含まれるものである。特に、本発明のフラッシュEEPROMのメモリ・セルの書込み動作及び設出し動作は、対称影動作としてではなく、非対称影動作として行われる。ここでいう非対称影動作とは書込み動作と設出し動作とが互いに逆方向に行われるという意味である。図2には、各々のビット (即ち、左側ビットと右側ビットの各々) に対応させて、「音込み」と付記した矢印と、「設出し」と付記した矢印とを記入してあるが、それら矢印が互いに逆方向を向いていることによって、この非対称性が要されている。従って、普込みはいわゆる斑方向に行い、設出しはいわゆる逆方向に行うようにしている。

(00591

尚、以下に提示する本発明にかかるEEPROMのメモリ・セルの説明中で、 そのメモリ・セルに関する様々な尾圧値に置及するが、それら電圧値は、電温電 圧の変動の影響を受けないものとする。即ち、本発明にかかるEEPROMのメ モリ・セルを用いて実際に構成したメモリ・デバイスのチップでは、供給電圧が 変動することが考えられるが、たとえその供給電圧が変動しても、メモリ・セル のゲート、ドレイン及びソースに印加される電圧は、定電圧電温から供給されて いて変動しないものとする。

[0060]

1ビットの畑方向春込み

底述のごとく、図2のフラッシュEEPROMメモリ・セル10への普込みは

(50)

特表2001-512290

レインに近接した位置に形成されることによっても、消去効率が改善される。

[0063

1ビットの原方向設出し

フラッシュ E B P R O M メモリ・セル 1 0 の設出しを従来の設出し方法に従って 容込みの場合と同方向に行う場合には、しさい値電圧を同じ電圧にするために 必要なデバイスの 音込み時間は、逆方向設出しで場合ようも治験に長くなる。 音込み方向と同方向に試出しを行うということは、デバイスの 音込みと設出しとを 同じ順方向に行うということである。 試出しを行う際には、ゲートとドレインの 夫々に、 音込みを行うときに印加する 電圧より低い電圧を印加して、チャネル電 波を検出する。 デバイス 1 0 が既告込み状態 (即ち、論理状態 「0」) にあれば そのチャネル電流は非常に小さく、一方、デバイスが未告込み状態 (即ち、論理状態 「0」) にあれば、流れるチャネル電流はかなり大きい。 論理状態 「0」に あるときと、 論理状態 「1」にあるとさとの間のチャネル電流の意分は、なるべく大きい方が、それら論理状態の区段が明確になるという点で好ましい。

図4に示したグラフは、普込み時間の関数としてのゲートしきい値電圧がどのように上昇するかを、順方向該出し方式を採用した場合 (「順方向該出し」と付記した曲線で示した)と、連方向該出しを採用した場合 (「逆方向該出し」と付記した曲線)とで対比させて示したグラフである。この図4のグラフから明らかなように、連方向該出し方式を採用すると、順方向該出し方式を採用した場合と比べて、遊込み時間の長さの値は故所小さくなる。以下に更に詳細に説明するように、このき込み時間の格段の短縮は、メモリ・セルの該出し方向を香込み方向とは連方向にすることにより、電化層へ注入されて模様された電荷の効果が増幅されることによるものである。

[0065]

上で述べたように、書込み方向と同方向(即ち、順方向)に設出しを行うようにすると、フラッシュBEPROMのメモリ・セルの書込みに必要な時間が非常に任くなる。そうになる理由について、これより図5A及び図5Bを参照して更に評価に提明して行く。図5Aは、従来のフラッシュBEPROMセルの原面図

図1の従来のフラッシュEEPROMメモリ・セルへの容込みと同様の方法で行 われる。即ち、ゲート24及びドレイン16へ夫々に電圧を印加することで、垂 直方向及び横方向の電界を発生させ、この電界によって、ソース14からチャネ ルへ流入する電子をチャネルの長手方向へ加速する。電子がチャネルの内部をそ の昼手方向に沿って移動する間に、移動する電子のうちの幾分かは十分なエネル ギを苦えて、最下層の酸化シリコン膜 1 8 のポテンシャル散燈を跳び越えて窒化 棋20へ流入し、この窓化膜20の内部に捕獲される。例えば、右側ピットに関 していえば、この電子崩弾が発生する領域は、図2に点線の円23で示したドレ イン16に近接した領域である。そのため、捕獲された電荷は、ドレイン16と 基板との間の接合部の位置におのずから整列する。電子が構築される位置は、電 化膜20の部分であるが、ただし、ドレイン領域16の上方であって、このドレ イン領域16に対して位置が揃う。それは、この位置において電界強度が最大に なるからである。従って、電子が十分なエネルギを書えて酸化シリコン膜18の ポテンシャル隙壁を跳び越え、霊化膜20に加獲される確率は、ドレイン16の 近傍で最大になる。 選化膜 20へ流入する電子が増加するにつれて、ソース 14 とドレイン16との間を延在しているチャネルのうちの、電荷が捕扱される領域 の直下にある部分のしきい値電圧が上昇して行く。

[0061

ここで重要なことは、普込みを行った後にメモリ・デバイス10の育金を効果的に行えるような普込み時間には、おのずから限度があるということである。デバイスの否込み動作が視続している間、電荷譲獲領域は広がり続ける。普込み時間がある長さを超えると、電荷縮獲領域が広がりすぎてしまい、清宏を行う際に補援電荷を虚化誤20から良好に排出できなくなる。

1.0062

一方、疑出し動作方式を逆方向疑出しとすることによって、音込み時間を短縮 することができる。そして、音込み時間が短縮されれば、それによって電荷縮程 領域を極めて狭い領域に限局することが可能になる。更にそれによって、デバイ スの消去を行う際に排出しなければならない電子の個数も低減されるため、消去 効率が大幅に向上する。また更に、補理された電子が審視される狭い領域が、ド

(51)

物数2001-512290

であり、ゲート42の下方の電荷捕換領域66が図示されている。図5Bは、本 発明の実施例にかかるフラッシュBBPROMセルの断面図であり、ゲート24 の下方の右側ビットに対応した電荷舶投領域68が図示されている。

[0066]

これより、先ず、舎込み時にどのようなことが起こるかについて説明し、続い ... て、設出し時にどのようなことが起こるかについて説明する。また、以下の説明 は、図3のメモリ・セルに関するものであり、即ち、図2の構成における窒化膜 20を、内部に多結晶シリコン細紋体57を分散させた酸化シリコン膜54に置 換したメモリ・セルについてのものである。香込み時には、旺速のごとく、量化 膜20にホット・エレクトロンが流入する。 窒化膜20は非線気性であるため、 が得された武樹はドレイン34 (図5A) ないしドレイン16 (図5B) の近傍 領域に昂在することになる。電荷抽換領域は、図5Aでは細かいハッチングを最 した領域66で示したようになり、図5Bは同様に細かいハッチングを築した領 域68で示したようになる。このように電荷が前覆される結果、チャネルの全長 のうち、電荷捕獲領域の下方の部分でだけ、しきい値電圧が上昇する。このしき い値電圧の上昇幅は例えば約4 Vである。ゲートの下方を延在するチャネルの全 蚤のうち、残りの部分では、しきい値電圧は殆ど変化せず、例えば l Vのままで ある。このデバイスを、従来の読出し方式に従って順方向に読出したならば(即 ち、図5 Aに矢印で示した方向に設出しが行われるように、ゲート及びドレイン に電圧を印加したならば)、電子がソースから引き出され、ドレインへ向かって 移動し始める。デバイスが論理状態「0」になっていれば、即ち既書込み状態に なっていれば、設出し時にチャネル電波がデバイスを流れることは全くないか、 たとえあっても、僅かなチャネル電波しか減れないはずである。これは、チャネ ルが十分にオフ状態となっているならば、電子の流れが停止するということであ る。もしチャネルが完全なオフ状態になければ、電子はドレインに到達する。電 子がドレインに到達するか否かを決定する要因は1つではないが、それらのうち でも特に重要な要因は、電荷捕獲領域の長さである。原方向認出し方式を採用し ている場合には、メモリ・セルに対する普込みを十分に扱い時間継続すれば、つ いにはチャネルを流れる電流が停止する。もし電荷捕獲領域(香込み領域)66 .

(図5A) の長さが十分でなければ、電子はこの電荷舗優領域66の具下の空乏 領域をパンチ・スルー現象によって突き抜けて、ドレイン34へ到達することが できる。

[0067]

デバイスの輸出しを順方向に行う場合には、例えば、ドレインに2Vの電圧を 印加し、ゲートに3Vの既圧を印加し、ソースを接地する。これによって、常化 良38のうち電荷を抽獲していない部分の真下に位置するチャネルの部分には完 全な反転状態が発生する。このときチャネル内には、このチャネルの全長のうち 電荷捕獲領域 6 6 の真下に位置する部分の手前まで、垂直方向の電界が存在して いる。反転領域では電子は直線的に移動するため、電荷捕獲領域 6 6 の左端 3 5 の裏下に位置する反転領域の先端部35までは、電子は直接的に移動する。この 電子の直線的移動を、図5Aでは、そのチャネル領域内をソースから電荷植物領 城66の左右35の兵下まで延在する直線で示した。このとき、デバイスが反転 状態にあり(即ち、チャネルが導通状態にあり)、しかもソースが接地されてい るため、チャネルの反転領域の電位は、接地電位に固定されている。従って、こ のチャネルの反転領域の電荷捕獲領域 6.6 に隣接した部分 (即ち、このチャネル の反転領域の右端35近傍部分) における選圧は略々0Vである。それゆえ、選 荷埔港領域66の左右両端間の電圧は、ドレインの電位である2Vに略を等しく なっている。従って、電荷植導領域66の裏下に位置するチャネルの部分では、 そのだ右翼鱗脈にドレイン就圧に吸す築しい電位券が作用しているため、チャネ ル内を動動してきた電子のうちの幾分かは、この電荷植郷領域66に対応したチ ャネルの部分をパンチ・スルーによって突き抜けてドレインへ到達し、それによ ってチャネル鉄流が流れる。

[0068]

図2及び図5 Aに示したチャネルの下方の傾斜した直接は、チャネル内を移動する電子がチャネルの長さの関数として減少することを示したものである。電荷 縮複領域の其下に位置するチャネルの部分は非跡通状態 (即ち、非反転状態) に ある。その理由は、電荷浦獲領域の其下に位置するチャネルの部分を反転状態に するためには、高いしきい値電圧が必要だからである。しかしながら、図2の点

(54)

特表2001-512290

とによって行う。盤化膜20は非郷電体であるため、例えば右間ビットについていえば、補扱された電荷はドレイン近傍の領域68に局在することになる。左切ビットについては、ソース機能とドレイン収能とが入れ替わることになるが、その他の点では右間ビットの場合と同じになる。図5Bでは、この電荷補接領域を にかいハッチングを施した空域で68で示した。従って、チャネルの全体のうち 電荷補投領域68の興下に位置する部分におけるしきい値電圧だけが上昇し、例えば約4Vになる。チャネルの全体のうち、残りの部分におけるしきい値電圧は 低いままであり、例えば約1Vのままである。

[0070]

図5Bのデバイスにおいて、その右側ピットの読出しを逆方向読出し方式で行 うためには、残えば、ソース14に2Vの電圧を印加し、ゲート24に3Vの電 圧を印加し、ドレイン16を接地する。設出しを周方向に行う場合と逆方向に行 う場合との大きな相違は、逆方向疑出しの場合には、メモリ・デバイスのチャネ ルを反転状態にするために必要なゲート電圧が非常に大きくなるということにあ る。例えば、同じ3Vの電圧をゲートに印加しても、逆方向設出しの過去にはメ モリ・デバイスのチャネルは反転状態にならず、空乏状態のままである。その理 由は以下の通りである。先ず、ドレイン16(このドレインは終出し時にはソー スとして機能する) に隣接したチャネル部分は、強化膜20の領域68に構復さ れた電子の電荷のために、反転状態になることを妨げられている。また、ソース 14 (このソースは設出し時にはドレインとして機能する) に隣接したチャネル 部分は、ソース14に27の電圧が印加されているために、反転状態になること を妨げられており、チャネルのこの部分を反転状態にするためには、その2Vに 対して反転させなければならない。逆方向読出しの場合に、チャネル内電圧を高 い電圧に維持するためには、非常に広い空乏領域を維持しなければならない。空 乏領域が広がると、反転状態を発生させるために、より多くの固定電荷を打ち消 さなければならなくなる。図5 Aに示した従来のメモリ・デバイスにおいて、本 発明に従って迪方向疑出しを行う際に電荷抓提領域66の両端間に発生する電圧 を、そのメモリ・デバイスにおいて順方向読出しを行うときに電荷捕獲領域66 の両端岡に発生する電圧と同程度の大きさにするためには、順方向設出しの場合

投の円23に囲まれたチャネルの部分、及び図5Aの気荷植郷領域 66の真下に 位置するチャネルの部分は、デバイスが飽和状態にあるため(ドレインーソース 電圧 Vesが飽和電圧 Viestを超えるとデバイスは飽和状態になる)、空乏領域に なっている。また、ドレイン34に電圧が印加されているため、電荷捕獲領域6 6の真下のチャネルの部分には横方向の電界が存在している。この横方向の電界 によって、空乏領域の端部へ到達した電子は、ドレイン34へ吸い寄せられて流 れ込む。既述のごとく、この現象はパンチ・スルー(突き抜け)と呼ばれている 。パンチ・スルーは、しきい値電圧が高いにもかかわらず、模方向の電界が非常 に強力であるために電子がドレインへ連れて行かれることによって発生する。従 来のメモリ・セルでは、読出しの際にパンチ・スルーが発生するのを防止するた めには、本発明のメモリ・セルの場合と比べて、格段に昼い套込み時間を必要と するが、その原因は、順方向該出し方式を採用していることにある。メモリ・デ パイスの音込み動作が維経していると、電化醇に注入される電子が増加し、書込 み領域(電荷捕獲領域) 6 6 (図 5 A) の兵下に位置するチャネルの部分の長さ が延びて行く。メモリ・セルの普込み時間は、その普込みによって影成される電 荷捕獲領域66の長さが電子のパンチ・スルーを防止するのに十分な昼さになる ような時間とする必要がある。電荷捕獲膜66の長さがそれだけの長さになった ならば、通常の動作条件の下では、もはや、模方向の電界は、電子をパンチ・ス ルーによってドレインまで連れて行くには弱すぎることになる。例えば、頗方向 読出し方式を採用している場合には、しきい値電圧を 3 Vとするために必要な音 込み時間は、図4から、約3ミリ秒であることが分かる。

[0069]

1 ピットの逆方向疑出し

一方、フラッシュEEPROMのメモリ・セル10(図5 B)の設出しを逆方 向該出し方式で行う場合には、状況は以上と非常に異なったものとなる。逆方向 誘出しとは、害込み方向とは逆方向に誘出すという堂味であり、この場合、ソー ス14とゲート24に夫々に電圧を印加し、ドレイン16を接地する。図5 Aに 示した従来のメモリ・デバイスと同様に、図5 Bのメモリ・デバイスでも、害込 みは順方向であり、窒化膜20の領域68にホット・エレクトロンを注入するこ

(55)

特表2001-512290

よりも高いゲート電圧を印加する必要があり、例えば4Vの電圧が必要である。 これは、ソースを接触して、ゲートに低い電圧を印加するだけでチャネルを反転 状態にすることのできる従来のメモリ・デバイスと異なる点である。本公田のメ モリ・デバイスでは、チャネル内電圧を、接地電位に固定するのではなく、それ よりも高い、ソース端子に印加されているペVの電圧に思定するために、従来の メモリ・デバイスの場合よりも、はるかに高いゲート電圧を印加する必要がある のである。換官するならば、本発明は、次の事実を見出し、その事実を利用した ものといえる。その事実とは、設出し方向を書込み方向と逆方向にすることで、 奇込み方向と同方向にする場合と比べて、ドレインーソース開電圧が同じ場合に 電荷捕獲領域68 (図5B) の真下に位置するチャネルの部分の両端間に作用す る電圧が非常に小さくなり、そのことが即、パンチ・スルーの発生が抑制される ことにつながると共に、トランジスタのしきい位電圧に及ぼす、強化膜20 (図 5 B) の領域 6 8 に注入される 許込み電荷の影響が増大することにもつながると いうことである。何えば、逆方向談出しを行う原のしきい値電圧 Vrを 3 Vにす るのであれば、それに必要な掛込み時間は、図4から分かるように約2マイクロ 秒になる。この告込み時間は、メモリ・セルの設出しを順方向読出し方式で行っ て、しかもしきい値電圧を同じ3Vにするために必要な審込み時間の長さと比べ て3桁も短い時間である。

[0071]

従来は、ONO三層構造を使用したメモリ・セルでは、その盆化膜のある領域 に限局されて蓄積した電荷を、限局されたままの状態に保持することは国際であった。その原因は、その極の従来のメモリ・セルでは、原方向に容込みを行った 後に同じく順方向に認出しを行っていたからである。登込みを行ったメモリ・セ ルの設出しを順方向認出し方式で行うためには、登込みを行ったそのメモリ・セ ルのしきい値電圧の上昇幅が、順方向認出しに適した大きさになるように、金化 軽にかなり大量の電荷を蓄積しなければならない。これに対して、本発明によれ ば、設出しを逆方向に行うため、番込みを行ったメモリ・セルのしきい値電圧の 上昇幅を同じ大きさにするために窒化硬に当積せねばならない電荷の量は特段に 少なくて済む。図4からは、逆方向読出し方式を採用する場合と順方向設出し方

せを採用する場合との間の、蓄積すべき気荷の私の袋が明らかである(ただし、 図4のグラフでは、所与のしきい値電圧Vrを達成するために必要な許込み時間 によって電荷の量を表している)。従来は、窒化シリコン膜の局所領域に気荷を 保持することが、たとえ不可能ではないにしても困難であった。そして、その原 因は、密積された電荷が、その電荷みずからが発生する投方向の電界によって、 **窒化膜の中で横方向に分散して広がってしまうことにあった。このような電子の** 分散は特に、品質管理及び信頼性確保のために必要な、高温リテンション・ペー ク処理において発生する。この高温リテンション・ペーク処理は、通常、150 ℃~250℃の温度範囲で12時間~24時間に亘って行われる。従来のデバイ スでは、一般的に、この高温リテンション・ペーク処理が施される間に、電荷が **発化師の中に分散するため、従来のデバイスで電荷保持媒体として現化師を使用** したものでは、容易に消足な性能が得られなかった。そのため、電荷保持媒体と して窒化膜を用いた従来のデバイスは、一般的に広く受け容れられなかった。更 に、盆化膜に電荷を蓄積するようにした従来のメモリ・セルにおいて、その盆化 膜に蓄積された電荷がリテンション・ペーク処理の際に模方向に広がって分散し **息いのは、常化算の内部電界によって、いわゆるエレクトロン・ホッピングが禁** 生するからである。エレクトロン・ホッピングという現象の発生頻度は、電界強 度の増大に対して指数関数的に上昇する。競化膜に電荷を蓄積する場合、その蓄 組によって常化線内に発生する内部電界の強度は、その常化線内の蓄積電荷量に 正比例する。エレクトロン・ホッピングの発生頻度はこの内部電界の強度に対し て指数関数的な関係を有するため、メモリ・セルの読出しを書込みと両方向に行 うようにしている場合には、しきい値電圧を所与の上昇幅だけ上昇させるために 必要な量の電荷を注入することによって、盛化膜の内部の電荷分布が非常に大き く変化する。この電荷分布の変化のために、実際に達成されるしきい値電圧は、 意図したしきい値覚圧 (即ち、設計値のしきい値電圧) と比べて随分と低い電圧 になってしまう。そのため、従来のONOデバイスは、成功を収めることができ なかったのである。

[0072]

本発明によれば、メモリ・セルの認出しを音込みとは逆方向に行うため、しき

(58)

特表2001-512290

。しかしながら、ドレイン電圧を上昇させて行くと、原方向該出し方式の場合にはパンチ・スルーの発生頻度が上昇するためにしまい値電圧が低下して行く。ドレイン電圧が十分に高くなると、度化膜20の電荷捕貨領域68 (図5B)の兵下に位置するチャネル部分の金体が、パンチ・スルーの形容を受け、しまい値電圧のレベルは模ぱいになって、そのチャネルの未来のしまい値電圧に落ち着く。

and the second s

即ち、ドレイン電圧 Veが低い間は、連方向設出し方式の場合の Ve対 Veの面 撥が、順方向設出し方式の場合の Ve対 Veの面銀と同じような姿をしている。し かしながら、ドレイン電圧 Veが高くなると、これら2つの面線は急速に互いか ら離れて行き、逆方向設出し方式の場合のしきい値電圧は、約4 Vで模ぱいにな る。ゲート電圧 Veは約4 Vであり、この場合、ドレイン電圧が約1.2 Vにな ったならば、このデバイスは飽和状態に違している (Vessar)。ゲート電圧 Veが約4 Vのときには、ドレイン電圧 Veを更に上昇させても、反転局の状態には 影響せず、従って、電荷値獲領域58の異下に位置するチャネル部分の両端間の 電圧降下は、ドレイン電圧 Veが約1.2 Vに違したときに最大に違する。従っ てドレイン電圧 Veが約1.2 Vに違したときに最大に違する。従っ てドレイン電圧 Veが1.2 Vに違したならば、そこから更にドレイン電圧 Veを 上昇させても、しきい値電圧 Veはもはや変化しない。例えばドレイン電圧 Veを 1.6 Vに設定したときには、逆方向設出し方式の場合と順方向設出し方式の場

[0076]

台との叫での、しきい値電圧Vrの登は2Vである。

100751

い値電圧を所与の上昇幅だけ変化させるのに必要な電荷の量は、メモリ・セルの 設出しを順方向該出し方式で行うようにしている場合にしまい値電圧を同じ上昇 幅だけ変化させるのに必要な電荷の量と比べてはるかに少なくて済み、場合によっては2分の1ないし3分の1程度の電荷量でよいこともある。従って、メモリ・セルの該出しを連方向謎出し方式で行う場合には、盤化膜内に苦積した電荷によって発生する内部電界の強度が、メモリ・セルの該出しを原方向設出し方式で行う場合に窒化膜内に蓄積した電荷によって発生する内部電界の強度と比べて、 はるかに小さくなる。その結果、エレクトロン・ホッピングの発生頻度も指数関数的に減少し、また盤化膜に蓄積しなければならない電荷量も少量となるため、その電荷が、自らが発生する内部電界によってリテンション・ベーク処理の際に 虚化膜の中で積方向に分散することもなくなる。これによって、本発明のメモリ・セルは、替込みと該出しとを同方向に行う従来のONOメモリ・セルのように 性能及び個類性が低下するのを免れているのである。

[0073]

具体例のフラッシュEEPROMデバイズのデータ

[0074]

ドレイン電圧が低いうちは、順方向設出し方式を採用している場合のしきい値 電圧も、逆方向設出し方式を採用している場合のしきい値電圧も殆ど意はない。 ドレイン電圧が低いうちは電圧差が小さすぎてパンチ・スルーが発生していない

(59)

₩₩2001-512200

[0077]

逆方向設出し方式の場合も、原方向設出し方式の場合と同様に、ドレイン電流
I。は、ドレイン電圧(ここでいうドレイン電圧とは、逆方向設出しの際にドレインとして扱能するソースの御定電圧である)が上昇するにつれて増大しているが、ただし、逆方向設出し方式の場合には、原方向設出し方式の場合と比べて、より低い電流値でドレイン電流I。が機ばいになっている。ドレイン電圧V。を2Vにしたときの、それら失々の場合のドレイン電流の大きさには、約1000倍の差がある。このメモリ・セルの論理状態のしきい値を10μAに設定するならば、原方向設出しの曲線は論理状態「0」を表し、逆方向設出しの曲線は論理状態「1」を表すことがである。

[0078]

チャネル内電圧 V:

チャネル内電圧 V*は、ソースからの距離がXの位置におけるチャネル内の電圧として定義される。上述の具体例の場合では、本発明のメモリ・セル (例えば 図5 Bに示したメモリ・セル) のチャネル内に存在する電圧 V*は2 Vにはならない。なぜならば、このデバイスは、反転状態にはなく、空乏状態にあるからである。また一方では、この電圧 V*は、0 Vより大きくなければならず、なぜならば、ゲート電圧が1、5 Vであれば、チャネル内電圧を約0、4 Vに保持できるからである。突降のチャネル内電圧は、ソースとドレインとの間に横方向の電界が作用しているため、チャネルの電圧の開致として空化する。

[0079]

図5 Bを参照して説明すると、ゲート電圧 Vεの方がしまい値電圧 V፣より高い 領域ではチャネルは飽和状態にあり、そのような領域内ではどの位置のチャネル 内Ϥ圧 Vェも、次の数2の式で表される。

[0080]

[数2]

Vx - VDSAT

1 1 100

 $V_{DSAT} = V_G - V_T = V_G - V_T(V_{DSAT})$

であり、更に、

 $V_{\tau}(V_x) = V_{\tau o} + \Delta V_{\tau}(V_x)$

である.

ここで.

[0081]

以上の数2〜数4の式から明らかなように、チャネルのしきい値電圧は、ソース電圧を0Vに設定したときのしきい値電圧V**に、しきい値電圧の変化幅ΔV rを加えた和で扱され、更にこのしきい値電圧の変化幅ΔV*でれ自体が、チャネル内電圧の関数である。

(00821

図9に示したグラフは、逆方向設出しを行う際に、電荷が理領域68の兵下に位置するチャネル部分を流れる認れ電流を、そのチャネル部分の両端間に作用している電圧 Vrc が2 Vのときにチャネルを流れる副れ電流 I Lの級略値は10 「A である。 原方向設出しを行う従来のメモリ・セルでは、電荷捕獲領域68の兵下に位置するチャネル部分の両端間の電圧は約2 Vである。これに対して、本発明のメモリ・デバイスのチャネル内電圧 Viの、電荷捕獲領域68の左端25の兵下に位置する位置27における値は2Vではなく、それより度分小さな、例えば1 Vになる。電荷捕獲領域68の東下に位置するチャネル部分の両端間の電圧が1 Vである場合の調れ電流の大きさは約10 「A であり、これはまるまる2 桁分も小さい値である。

[0083]

ここで重要なことは、普込みによって盆化膜の内部に形成される電荷が投領域 の左端は、その裏下の位置でチャネルを反転状態にするために必要なゲート電圧 に影響を与え始める電荷浦獲領域の部分であることである。

炒費2001−512280

どのように必要するかを表したグラフである。このグラフに示した曲線は、逆方 向観出し方式の場合に達成するしきい値電圧V:を3.5Vに設定して求めたも のである。図11から分かるように、ドレイン電圧Voを一定に維持するように してゲート電圧 Veを上昇させて行くと、逆方向設出し方式の場合のドレイン電 流!。を表す曲線が、順方向疑出し方式の場合のドレイン電流曲線に次第に重な ってくる。例えば、ゲート電圧Vεを2.5 Vに設定したときの、順方向設出し 方式の場合の電流曲線と逆方向設出し方式の場合の電流曲線とを比べれば、逆方 向設出し方式の場合の設出し電流の方が小さく、4 桁ほどの差があることが分か る。ゲート選圧Voを3Vに設定したときには、原方向競出し方式の場合と逆方 向岐出し方式の場合とで、岐出し電流の逆は縮まり、2桁より少し大きい程度の 電波差になっている。ゲート電圧Veを5Vに設定したときには、試出し電流の 差はもはや15%程度でしかない。これらの曲線から明らかなように、順方向縁 出し方式を採用した場合と、逆方向設出し方式を採用した場合とで、ドレイン電 流 I. に大差が生じるのは、ゲート電圧 Vaを十分に低い値に設定した場合に限ら れる。従って、逆方向競出し方式を採用することによって効果が得られるのは、・ 技出しの際に印加するゲート電圧 Ve を適当な低い電圧に設定する場合に限られ る。尚、ゲート電圧Voの設定値には好適範囲が存在する。ゲート電圧Voの設定 値があまりに低ければ、チャネル内に十分な大きさの電流を発生させることがで きない。一方、ゲート選圧Veの設定値あまりに高ければ、逆方向設出し方式と した場合でも、順方向競出し方式とした場合と大差なくなる。

[0086]

図12に示したグラフは、周方向設出し方式を採用する場合と達方向設出し方式を採用する場合との関のしまい做堪圧の選に対して、ゲート電圧の設定値がどのように必要するかを表したグラフである。この図12のグラフの曲線を求めるために、先ず、杳込み用ドレイン電圧 V。を1.6 Vに設定し、しまい値電流 I、。を1μΑに設定して、しまい値電圧 V、が3.5 Vになるようにデバイスの香込みを行った。続いて、設出しの際のドレイン電流 V。の関数としての、しまい値電圧 V、を測定した。図12のグラフ中に記入したように、下方の2本の曲線がスレショルド電流 I、を1μΑに設定した場合のものであり、上方の2本の曲線

[0084]

図10に示したグラフは、逆方向読出し方式を採用する場合に、チャネル内設 圧V:を所与の電圧に保持するために必要なゲート電圧Vcを表したグラフであり 、ただしここでいうチャネル内電圧Vaとは、チャネルの全長のうち、ドレイン から、一方のビットに対応した電荷協奨領域68の端部25の真下の位置27ま での部分におけるチャネル内電圧である。電荷精準領域68の数据25の車下の 位置27 (図5B) におけるチャネル内電圧Vxをある電圧に維持するために必 要なゲート電圧Veは、基板内のアクセプタの個数Na及び酸化性の厚さTagの関 数であり、これを波線/点線で示した。グラフ中の事現は、バック・パイアスの 影響がチャネルのしきい値電圧に何ら影響を及ぼさないときのチャネルのしきい 値骶圧である。パック・パイアスの影響がないときには、しきい値電圧はチャネ ルの全長に亘って一定である。一方、チャネル内低圧が発生したならば、しきい 値電圧はチャネルの全長に亘って一定ではなくなる。図10のグラフに示すよう に、しきい値電圧は、チャネル内電圧が上昇すると共に、非線形的に上昇する。 しきい値電圧の増加分がチャネル内電圧の関数としてどのように変化するかは周 知の事項である。このしさい値電圧の増加分とチャネル内電圧との関係を論じた 更に詳細な説明は、「The Design and Analysis o f VLSI Circuits" by L. A. Glasser and D. W. Dobberpuhljの第2章に記載されており、同文敵の内容 はこの貧及を持って本額関示に組込まれたものとする。

(0085)

尚、逆方向読出し方式を採用することによって有利な効果が得られるのは、その方式を採用すると共に、ゲート電圧を比較的低い電圧に設定する場合に限られる。例えば、ドレイン電圧V・を2Vに設定するようにした場合に、ゲート電圧V・をそれより高い5Vに設定したならば、順方向読出し方式とした場合と逆方向読出し方式とした場合との間の、しまい値電圧の遂は殆ど消え失せてしまう。図11に示したグラフは、順方向読出し方式の場合と逆方向読出し方式の場合との間での、デバイスのビットの読出しを行うときに適定されるドレイン電流I・の大きさに遊に対して、読出しを行うときに印加するゲート電圧V・の大きさが

(63)

特表2001-512290

はスレショルド電流 Ιταを40μ Αに設定した場合のものである。スレショルド 電流!raをより大きな電流値に設定するためには、しきい値電圧Vrを測定する ときのゲート電圧Veを上昇させねばならないが、ただしその場合でも、窒化シ リコン膜に捕獲される電荷量は同じである。下方の2本の曲線 (スレショルド電 流 I raを 1 μ A に設定した曲線)では、原方向設出し方式を採用した場合のしき い飯電圧の曲線と、逆方向読出し方式を採用した場合のしまい値電圧の曲線とが 、ドレイン電圧V。が約50mVになったところで互いに離れ始め、逆方向認出 し方式を採用した場合のしきい値電圧V+は、ドレイン電圧V+が約0.6Vにな ったところで飽和状態に違している。上方の2本の曲殺(スレショルド電流 [ru を40μAに設定した曲線)では、順方向鍵出し方式を採用した場合のしきい値 **延圧を表す曲線と、逆方向疑出し方式を採用した場合のしきい値選圧を表す曲線** とは、ドレイン電圧 VoがO. 35 Vになったところで互いに終れ始め、逆方向 製出し方式を採用した場合のしきい値電圧V・は、ドレイン電圧V・が約1. 35 Vになったところで飽和状態に達している。以上の曲線から明らかなように、捕 捜電荷量の影響の大きさは、ゲート電圧Vcをいかなる値に設定するかによって 異なる。

[0087]

2ビット・メモリ・セルの書込み

これより图2を参照して、本発明の2ビットEEPROMセルの音込み方式について説明する。この2ビットEEPROMセルの音込み方式では、左関ビットと右側ビットの各々を、デバイスがシングル・ビット・デバイスである場合と同様に取り扱う。換音するならば、左側ビットと右側ビットのいずれの音込みも、先に「1ビットの関方向音込み」と図した章で説明した方式に従って行う。例えば右側ビットについては、ゲート24とドレイン16とに夫々に音込み用電圧を印加して、電荷捕獲級20内の点線の円23で示したドレイン近接領域に、ホット・エレクトロンを注入して循機させる。この場合、盆化阪(電荷循奨版)20により多くの電子が注入されるほど、この電荷循連領域の真下に位置するチャネルの部分のしきい値電圧が上昇する。回2には、この右側ビットの弯込みを、「音込み」と付起した右側との矢印で装した。この矢印は、右側ビットの弯込み時

to 0 8 8 1

同様に、左側ビットの容込みは、ゲート24とソース14とに容込み用の夫々の電圧を印加して行う。ソース14は、左側ビットの沓込みの際にはドレインとして機能する。ホット・エレクトロンは、電荷が提膜20の、点線の円21で示された領域に注入されてが扱される。盆化膜20により多くの電子が注入されるほど、この電荷が選択域の兵下に位置するチャネル部分のしきい値電圧が上昇する。図2には、この左側ビットの普込みを、「音込み」と付記した左向きの矢印で表した。この矢印は、右側ビットの普込み時には電子が左へ流れることを表している。

[0089]

図13に示したグラフは、一方のビットに対する容込みが、未審込み状態にある他方のビットにどのような影響を及ぼすかを扱したものである。このグラフに示した具体例では、右側ビットの音込みを行うと同時に左側ビットの設出しを行った。右側ビットのしきい値電圧 Vrとして示されている値は、音込み方向とは逆方向の設出しを右側ビットに対して行って測定した値である。図示の如く、未音込み状態の左側ビットのそのしきい値電圧は、右側ビットのしきい値電圧と比べて低く、そのため、右側ビットの状態の設出しは、左側ビットから干渉を受けずに行うことができる。グラフの2本の曲線から分かるように、右側ビットの音込みが行われた後も、未音込み状態の左側ビットは、その未音込み状態を維持している。このグラフからは更に、左側ビットの設出しを行う際には、医音込み状態の右側ビットに、リード・スルー(製出し(リード)に伴うパンチ・スルー)が発生することも見て取れる。

100901

図14に示したグラフは、一方のビットに対する音込みが、既含込み状態にある他方のビットにどのような影響を及ぼすかを表したグラフである。このグラフは、2回のパスを実行して作成したものである。そのため、グラフ中の各曲線には「第1パス」または「第2パス」と付記してある。第1パスでは、右側ビットの香込みを行うと共に、未香込み状態の左側ビットの疑出しを行った。その結果

(66)

特典2001-512290

プログラム・スルー及びリード・スルーが発生可能であるのは、次の理由によ る。即ち、一方のピットが既審込み状態にあるときに、他方のピットの逆方向読 出しを行うと、最初の既否込み状態にあるピットは環方向設出しの形となるが、 既香込み状態にあるピットを原方向読出しの形で尊通状態にするために必要なゲ ート電圧は、それを逆方向銃出しの形で導通状態にするために必要なゲート電圧 より低いということがその理由である。これ別の見方をするならば、プログラム・・・・ ・スルー及びリードスルーが発生可能であるのは、電荷捕獲領域が狭い (短い) ためにパンチ・スルーが発生し易いからだと見ることもできる。 電荷浦翌膜20 の右端の延衛補獲領域60(図15)に捕獲される延衛は少量であり、その電荷 は自ずから、領域16と基板12との間の接合部に近接した位置に集まる。また 、電荷捕獲膜20の左端の電荷捕獲領域70に捕獲される電荷も同様に少量であ り、その電荷は自ずから、領域14と基板12との間の接合部に近接した位置に 集まる。従って、電荷捕獲談20の左右阿端の各々に、狭い電荷捕獲領域が形成 され、それら電荷補機領域(即ち、ビット)においては、当該ビットが順方向誌 出しの形となったならば容易にパンチ・スルーが発生する。そして、左関ビット 70(電荷捕獲領域70をピットと呼ぶのは、この領域70に電荷が存在するか 否かによって、「0」と「1」が表されるからである)が隕方向設出しの形とな ったときには、右仰ピット68は逆方向観出しの状態にある。この電荷捕獲領域 70の真下に位置するチャネル部分では、低いゲート選圧を印加するだけで容易 にパンチ・スルーが発生するため、デバイスから終出される信号は、右側ビット 68に捕獲されている電荷によって制御されることになる。また更に、電荷捕獲 領域70及び電荷捕獲領域68の両方に同程度の電荷が捕獲されている場合に、 一方のピットの逆方向読出しを実行したとき、他方のピットは、読出される信号 の状態に対して何ら影響を及ぼすことはない。

[0093].

斯たに書込みを行うのではない方の既書込み状態のビットが、他方のビットの 審込みによって影響を受けずに満むもう1つの理由は、その既審込み状態のビットの書込みが行われたときにドレインとして換館した電極へは、他方のビットの 審込みに除して審込み用電圧が印加されないことである。即ち、他方のビットの を示したのが「右側ビットー第1パス」と付記した曲線及び「左側ビットー第1パス」と付記した曲線である。これら2本の曲線は、図13のグラフの2本の曲線と同様の曲線となっている。第2パスを実行するときには、右側ビットは医む込み状態にあり、この状態で、それまで未き込み状態であった左側ビットの替込みを行うと共に、右側ビットの疑出しを行った。この第2パスの結果を示したのが「右側ビットー第2パス」と付記した曲線及び「左側ビットー第2パス」と付記した曲線である。

(65)

[0091]

図14のグラフから明らかなように、第1パスにおいて、右側ピットの書込み が行われた徒も、左側ピットは未許込み状態を維持している。従って、右側ピッ トの書込みは、未審込み状態の左側ピットに必要を及ぼしていない。 第2パスで は、左側ピットの哲込みが行われたが、右側ピットは既哲込み状態を維持してお り、設出し可能な状態を保っている。登込みを行うときのゲート電圧は、十分に 高い電圧(通常は約10V)に設定されるため、既容込み状態にある右側ピット は、左側ピットの各込み動作に対して殆ど干渉することはなく、わずかに、左側 ピットのしきい値電圧を右側ピットの普込みを行ったときに右側ピットのしきい 値電圧が到達した電圧と同じ電圧に到達させるのに、右側ピットのときよりもい くらか余計に時間がかかっているだけである。このグラフからは更に、左側ビッ トの書込みの際には、右側ビットにプログラム・スルー (普込み (プログラム) に伴うパンチ・スルー) が発生するということも見て取れる。 更に、左側ピット の書込みは、右側ビットの既登込み状態に影響を及ぼしていない。この場合、影 毎を及ぼすことがなく、即ち干渉することがないのは、左親ピットと右側ピット のいずれにおいても、プログラム・スルー及びリード・スルーが発生するからで ある(プログラム・スルーが発生するということは、一方のピットに対する普込 み動作が、他方のピットが既否込み状態であることによって妨害されないという ことであり、リード・スルーが発生するということは、一方のピットに対する設 出し動作が、他方のピットが既舎込み状態であることによって妨害されないとい うことである)。

[0092]

(67)

物表2001-512290

杏込みを行う際には、そのデバイスの既苦込み状態のビットとは反対側に位置する、他方のビットにとってドレインとして极能する電極へ登込み用電圧が印加されるのである。

[0094]

既述のごとく、一方のピットを既沓込み状態にしても他方のピットの競出しが 可能であるようにするためには、会込み時間が長すぎてはならない。例えば、右 倒ピットが既否込み状態、即ち論理状態「0」にあり、左切ピットが未奋込み状 態、即ち論理状態「1」にある場合に、もし右側ピットの書込みを行ったときの 杏込み時間が任すぎていたならば、左間ピットの練出しを行おうとしても、チャ ネルが十分に導通状態になることができず、不十分な電流しか流れないため、セ シンスアンプが論理状態「1」を検出しそこなうおそれがある。換置するならば、 右側ピットを由込むときの街込み時間が長すぎると、論理状態「1」にある左側 ビットの動作がにぶくなる。これは、チャネル電流が減少するために設出しに長 時間かかるようになるということであり、最悪の場合には、右側ピットの哲込み が長時間に亘って行われたために、左側ピットの読出しが妨害され、左翼ピット ^ が論理状態「0」にあるものと誤認するおそれがある。従って、奪込み時間には 遺正処団(ウィンドウ)が存在し、あるピットに貫込みを行ってそのピットを論 理状態「0」にするときの普込み時間は、この適正既開内になければならない。 **適正範囲の決定要因を成す変数パラメータは幾つか存在するが、そのうちの1つ** として、設出しの際に事実上のドレインとして提能する領域に印加する電圧があ る。この設出し用ドレイン電圧が高い電圧に設定されていると、低荷価機構域を 長くしなければパンチ・スルーを防止することができないため、御込み時間を巫 くしなければならない。従って、電荷捕獲領域を長くするということは、恋込み 時間を長くするということに他ならない。書込み時間の適正範囲の上限は、原方 向談出し状態となることで多少は変化する読出し電流の変化量が、逆方向読出し の際の競出し電流に対する所定割台を超えないような背込み時間である。この逆 方向疑出しの際の疑出し電流に対する所定期台は、最大でも10%までにとどめ ることが好ましい。この所定割合は、全く自由に決定できるものではないが、チ ップ設計者の設計目的に合わせて、最適な値とすればよい。例えば、チップ設計

者は、原方向観出しのしきい値電圧と逆方向観出しのしきい値電圧との関の余格 を3桁にしようとするかも知れない。これを達成するためには、ゲート電圧、ド レイン電圧、それに不規物往入設度レベルを適当に調整して、最大普込み時間を 決定すればよい。

100951

一方のピット(第1ピット)を既啻込み状態にすると、その影響として、他方のピット(第2ピット)の啻込み動作と設出し動作のいずれの動作速度も幾分低下する。第2ピットの啻込み動作は、その啻込みに際してのゲート電圧がチャネルのしきい値電圧より高い間は推続し、この場合、第1ピットは既事込み状態にあり、ドレインには十分な電圧が作用している。一方、チャネル抵抗は、第1ピットの啻込みによって上昇している。 審込みに関するパラメータが通切に調節されている限り、チャネル抵抗が高いからといって、それによって第2ピットの哲込みや疑出しが不可能になることはない。しかしながら、チャネル抵抗が高ければ、第2ピットの哲込み及び疑出しにその分、余針に時間がかかることになる。

[0096]

2ピット・メモリ・セルの設出し

これより、本発明にかかる 2 ピット B E P R O M モルの設出し方式について説明する。この 2 ピット・メモリ・セルの設出し方式においては、音込み動作のときと同様に、各々のピットを、あたかもデバイスがシングル・ピット・デバイスであるかのようにして取扱う。図 1 5 は、本発明の好過実協例にかかる 2 ピット B E P R O M モルの断画図であり、ゲートの下方の、右側ピットに対応した電荷舗提領域とを示した図である。右側ピットに対応した電荷舗提領域とを示した図である。右側ピットに対応した電荷舗提領域は参照番号 6 8 で示し、左側ピットに対応した電荷舗提領域は参照番号 7 0 で示した。図 1 5 には更に「扱出し」と付記した 2 本の矢印を図示してあり、一方の矢印は左向きであって右側ピットの疑出し方向を示しており、他方は右向きであって左側ピットの疑出し方向を示している。

[0097]

先に「1ビットの逆方向談出し」と思した章で述べたように、右側ビットの談出しは、ソース14とゲート24とに認出し用窓圧を印加し、ドレイン16を接

特表2001-51229

該当する方(右側ピット68の電荷に関しては領域16、左側ピット70の電荷に関しては領域14)に近接していない場合には、パンチ・スルーが確実に発生するとは限らず、従ってこの原理は機能しないことがある。従って、舗獲された電荷の位置が、領域16と基板との間の接合部に対応した位置にある(電荷舗投領域68の場合)こと、及び領域14と基本との間の接合部に対応した位置にある(電荷舗投領域70の場合)ことが、本発明を扱能させる上で重要である。

[0 1 0 0]

本発明にかかる2ビット・メモリ・デバイスの設出しが行われるときの状況としては次の3つの場合がある。(1)2個のビットが共に未書込み状態にある場合。(2)一方のビットが優害込み状態にある場合。第1の場合は、リード・スルーが発生せずともよい。第2の場合は、未書込み状態のビットの設出しを行うためには既書込み状態のビットにおいてリード・スルーが発生する必要がある。また、この第2の場合は、シングル・ビットの順方向設出しにおけるしきい値電圧と、シングル・ビットの逆方向設出しにおけるしきい値でによける動作マージンとなる。この動作マージンの一例は、図6及び図7に示されており、それらの図には、シングル・ビットの設出しに関して、順方向設出しと辿方向設出しとの間でのしまい値電圧と、の必及び提出し電流が示されている。

[0101]

第3の場合は、2個の既審込み状態のビットの、いずれの設出しを行うにも、 リード・スルーが発生しなければならない。また、この場合には、第2ビットに 普込みを行ったならば、その結果として、実は、第1ビットの設出し状況が改善 される。その理由は、チャネル内電圧が、シングル・ビットの設出しの場合より も更に低下するからである。これによって、ビットが抵許込み状態にあるときと 未啻込み状態にあるときとを区別するための動作マージンが増大する。

[0102]

特に、本発明のEBPROMセルは、2ビットを記憶することのできるメモリ ・セルであるが、ただし、このメモリ・セルと共に使用する付属回路やこのメモ 地して、逆方向貸出しとして行う。印加する電圧の具体例は、例えば、ゲート電圧としては3Vを印加し、ソース電圧としては2Vを印加する。これによって発生するチャネル内電圧Vxは、図10のグラフに示すように、また既に詳細に以明したように、ソース電圧とゲート電圧とのどちらよりも低い。间様に、左帽ピットの設出しは、ゲート24とドレイン16とに認出し用電圧を印加し、ソース14を接地して行い、印加する電圧の具体例は、例えば、ゲート電圧としては3Vを印加し、ドレイン電圧としては2Vを印加する。

10098

図16は、既否込み状感ビットにおけるリード・スルーの発生に対して、低す ぎるドレイン既圧がどのように影響するかを表したグラフである。この図16の グラフは、図14のグラフと同様のものであるが、ただし上方の5.1 V以上の ところに更に2本の曲線が追加されている。下方の4本の曲線は、ドレイン選圧 Voを1、6 Vに設定した場合のものである。上方の2本の曲線は、ドレイン電 圧Voを50mVに設定し、他方のピットを既費込み状態にしておいて認出しを 行った場合のものである。これら2本の鹿線から取らかなように、ドレイン気圧 V.の設定値が低すぎ、しかも第1ビットが飲む込み状態にある場合には、発生 するチャネル内電圧が低すぎるために、リード・スルーは起こらない。更にこの グラフの曲線からは、第2ビット(ここでは左仰ビット)の再込みを行うときの 費込み速度が低下することも分かり、その原因は、直列チャネル抵抗が増大する ことにある。また、第2ビットが未費込み状態にある場合でも、ドレイン電圧V •の設定値が低すぎ、しかも第1ビットが既告込み状態にある場合には、第2ビ ットの読出しを適切に行うことができない。ここでも、発生するチャネル内電圧 が低すぎるために、パンチ・スルーが起こらないのである。そして、パンチ・ス ルーが起こらなければ、第2ピットは、実際の状態が既舎込み状態が未啓込み状 頭かにかかわらず、既春込み状態であると饒恕されてしまう。

[0099]

パンチ・スルーが発生するか否かは、電荷舗提領域の長さによって大きく影響され、この電荷補提領域とは、例えば図15に示した構造における領域68及び領域70である。これら領域が広すぎる(長すぎる)場合や、領域16と14の

(71)

粉表2001-512290

リ・セルの動作方式は、シングル・ビット・メモリ・セルのための付属国路や動作方式をそのまま使用することが可能である。例えば、本発明の2ビット・メモリ・セルに必要なセンスアンプ回路は、基本的に、シングル・ビット・メモリ・セルのためのセンスアンプと何ら変わるところはない。シングル・ビット・メモリ・セルでは、センスアンプと何ら変わるところはない。シングル・ビット・メモリ・セルでは、センスアンプロ路は、既告込み状態と未告込み状態との2つの状態を区別できるだけでよい。このことは、複数のしきい値を使用する従来のマルチ・ビット・メモリ・セルの方式と大きく異なる点である。複数のしきい値を使用すると、センスアンプが複数段階の湿波レベルを検出できることを要求される。メモリ・デバイスにおいて複数段階の湿波レベルを検出できることを要求される。メモリ・デバイスにおいて複数段階の湿波レベルを正確に検出するということは、複雑で達成が段整なタスクである。これに対して本発明のメモリ・セルでは、シングル・ビット・メモリ・セルの場合と同様に、2つの状態を区別できればそれでよい。

(01031

一方のピットが未書込み状態にあるならば、即ち、電荷補提数のそのピットに 対応した領域にまだ電荷が住入されていなければ、そのピットは他方のピットの 設出しに対して何ら必得を及ぼすことはない。これに対して、一方のピットが晩 普込み状態にあるときには、そのピットが、他方のピットの疑出しに対してある 程度の必要を及ぼすことは避けられない。「様々なプロセス・パラメータの値によっては、既音込み状態にあるピットの存在が、チャネルの将電率を低下させることがあり得る。しかしながら、チャネルが十分な導通状態を保っていさえすれば、2 ピットのうちのいずれのピットも、適正に普込み及び設出しを行うことができる。このことについては、後に「パラメータの最適化」と照した項において更に詳細に説明する。

[0 1 0 4]

図15に関し、本発明の2ビット・メモリ・デバイスでは、一方のビットが既 審込み状態にあるときに他方のビットの認出しを行う際には、パンチ・スルーを 利用した競出しであるリード・スルーを行う。例えば、左韓ビット70と右側ビ ット68とが共に既改込み状態にあるときに、右韓ビット68の設出しを行うに は、左関ビット70においてパンチ・スルーが発生することで、疑出し電波がこの左関ビット70を突き抜けられることが必要とされ、それによって、右側ビットのリード・スルーが行われる。そのため、哲込みによって形成される電荷補投 領域の長さには許容上限値が存在する。電荷舗提領域の長さは、認出しを行うビットではない方のビットにおいてパンチ・スルーが発生し得るように、十分に短くなければならない。未普込み状態にあるビットは、他方のビットの疑出し電波に対して何ら飼約をもたらさない。

[0105]

尚、半郎体デバイスのスケーリングを行うと、チャネル長さが短くなり、短チャネル効果が発生してくる。2ピット・メモリ・セルでは、1個のトランジスタの2箇所に夫々のピットに対応した電荷を蓄積するため、シングル・ピット・メモリ・セルのトランジスタと比べて、短チャネル効果がより早く発生することが考えられる。そのため、ドレイン電圧の許容レンジを維持するためには、2ピット・メモリ・セルのトランジスタでは、スケーリング係数を小さくすることが必要なことがあり得る。

[0106]

2 ビット動作の必須条件

本発明の2ピットBBPROMメモリ・セルの重要な概念として、デバイスが 適切に動作するためには、2ピットのいずれもが普込み及び読出しが可能でなければならないということである。2ピットの一方だけが既存込み状態にある場合には、その医療込み状態にあるピットの逆方向設出しを行ったときに、高いしきい値電圧Vvの値が検出されることで論理状態「0」が検出され、未存込み状態にある方のピットの逆方向設出しを行ったときに、低いしきい値電圧Vvの値が 検出されることで論理状態「1」が検出されるのでなければならない。未存込み状態にある方のピットが順方向認出しを行うときには、同時に、既香込み状態にある方のピットが順方向認出しされるときと同じ状態におかれるため、十分に大きな設出し電流が発生するためには、既香込み状態にあるピットの電荷植様保域に対応したチャネル部分においてバンチ・スルーが発生しなければならない。 仮に何らかの理由でこれが発生しないと、逆方向該出しが行われている未香込み状に何らかの理由でこれが発生しないと、逆方向該出しが行われている未香込み状

(74)

9表2001-51229

のビットの護出しを行う際に、そのビットにパンチ・スルーが発生し得るように 、順方向競出し方式とした場合のしきい値電圧Vtが十分に低いのでなければな らない。順方向競出し方式の場合と逆方向設出し方式の場合との間での、しきい 値電圧Vtの恋分ムが十分な大きさでないと、一方のビットが既在込み状態にあ るときに、他方のビットの競出しが不可能になってしまう。

[0110]

従来のメモリ・デバイスの消去

{01111

ホット・エレクトロンを利用して書込みを行うようにした従来のデバイスのうちには、正礼を選化機に注入することによって、先に選化機に捕獲されていた電子を中和する(即ち、消去する)ようにした消去メカニズムを採用したものがある。この場合、情報を消去するには、ゲートを接地し、ドレインに十分な選任を印加することで、なだれ降伏(なだれ絶縁張埃)を発生させるようにしている。このなだれ降伏によって、ホット・ホールの注入が行われる。なだれ降伏現象を

題にあるビットは、論理状態「1」にあるとの、即ち専通状態にあるビットであるとの採出し結果が得られない。

[0107]

この目的を達成するために、順方向設出しと逆方向設出しとの間で、十分なマージンを確保するようにしている。図11に関し、2ビットを記憶するためには、一方のビットの順方向設出しと、他方のビットの逆方向設出しとの間に十分な 蒸が必要である。更に、一方のビットの逆方向設出しを行うときに、他方のビットが迅速込み状態であるにせよ来登込み状態であるにせよ、認出し電流は十分大きく、それによって2個のビットを区別できなければならない。例えば、図11において、ゲート配圧を3Vとした場合に、逆方向設出しのためのパンチ・スルーは約1Vで発生する。従って、ドレイン配圧を1.6Vにすれば、第1ビットが旺登込み状態にあるときに第2ビットの設出しが確実に行えるだけの選切なセイフティ・マージンが得られる。

[0108]

電荷情級領域においてパンチ・スルーが確実に発生するようにするために利用 可能な2つのパラメータがある。その1つは製出し用ゲート電圧Veであり、も う1.つは電荷捕獲領域の長さである。電荷捕扱領域が短く、製出し用ゲート電圧 Veが低ければ、パンチ・スルーは発生しやすい。これは、製出し用ゲート電圧 Veが低ければ発電方向の電界が弱くなるため、相対的に積方向の電界が強くなるからである。

[0109]

2 ビット・メモリ・セルでは、シングル・ビット・メモリ・セルと比べて、設出し用ゲート電圧Vcを低い電圧値に設定するということがより重要になる。シングル・ビット・メモリ・セルでは、逆方向疑出し方式を採用した場合に、原方向疑出し方式を採用した場合より良好な結果が得られるえすればよく、従って、順方向認出し方式とした場合のあるビットのしまい値電圧Vrが、逆方向疑出し方式としたときのそのビットのしまい値電圧Vrが、単方向疑出し方式としたときのそのビットのしまい値電圧Vrが低いというだけで十分であった。これに対して、2 ビット・メモリ・セルでは、単に、順方向認出し方式とした場合の方が、しきい値電圧Vrが低くなるというだけでは十分でなく、他方

(75)

##2001-512290

発生させるには、ドレインに比較的高い電圧を印加する必要がある。それによって発生したホット・ホールは、チャネルと窒化酸との間に存在している層相違の最下層を成している酸化酸の正孔ポテンシャル障壁を逃び越えて、窒化酸内の電子と再結合する。しかしながら、この動作メカニズムは非常に複雑であり、この方式で遠値するメモリ・デバイスを構成することは容易でない。ホット・ホールの注入によっで消去を行うことに付加するもう1つの短所は、ドレインと基板との間の接合部に降伏 (絶縁破壊) が発生するため、そこに非常に大きな電流が発生し、しかもその電流の創御が容易でないことである。更に、メモリ・セルが耐え得る書込み/消去サイクルの回数 (書換え可能回数) には限度があり、それは、降伏が発生する部度、接合部に損傷が加わるからである。この損害は、降伏状態になる接合部の近傍に発生する極めて高い局所的高温によって引き起こされるものである。

[0112]

2ピット・メモリ・セルの消去

これより、2 ピット・フラッシュ E E P R O M メモリ・セル10 (図15)の 病去メカニズムについて更に詳細に説明して行く。本発明の2 ピット・フラッシュ E E P R O M メモリ・セルを消去するために採用している消去メカニズムは、正孔の移動ではなく、電子の移動を利用したものである。右側ピットの消去を行うには、電荷加軽領域68の電子を、母標達の最上層の酸化膜22を通過させて ゲート24 から排出させるようにする。左側ピットの消去を行うには、電荷 捕獲領域70の電子を、これも同じように、母標達の最上層の酸化膜22を通過させて ゲート24 から排出させるようにする。

[0113]

ここでは、右側ビットを例に取って説明する。指去方法の1つは、ゲート24 に負電圧、ドレイン16に正電圧を同時に印加し、電荷補銀膜である電化膜20 から、トンネル効果によって電子を侵構造の最下局の酸化膜18を通過させ、ド レイン16へ移動させる。左調ビットの損去も同様の方法で行うが、ただし、左 倒ピットの場合にはドレイン 16の代わりにソース 14に正電圧を印加する。トンネル効果による電子の移動が発生する領域は、ドレイン 16の近傍の局所領域に略々限定される。この消去方法によってメモリ・セル 10を消去する場合に、その消去動作を好避に行えるようにするために、屋構造の最下層の硬化膜 18の厚さを適切に遺定し(即ち、約70人の厚さにし)、それによって、電質が提展である窒化膜 20からドレイン 16への電子の排出を最適化するようにする。

[0 1 1 4]

型に右観ビットを例にとって、第2の公知の摘去方法について説明する。この 摘去方法では、ゲート24に正理圧を、ドレイン16にゼロ電圧を同時に印加す る。ゼロ電圧を印加するということは、接触するということである。これによっ て、電荷補理膜である電化膜20から、トンネル効果によって電子を層構造の最 上層の配化膜22を通過させ、ゲート24へ移動させる。左観ビットの消去も同 様の方法で行うが、ただし、左側ビットの場合にはドレイン16の代わりにソース14にゼロ電圧を印加する。この方法を用いる場合に、屋構造の最上層の配化 展22を通切に形成する(この場合も、約70人の厚さに形成する)ことで、電 荷浦建設である強化膜20からゲート24への電子の排出を最適化し、それによってメモリ・セル10の損去動作を好適に行えるようにする。1つの実施列とし では、ゲート24に印加する電圧を10V~18Vとするときに、最上層の酸化 膜22の厚さを50人~80人にするようにしている。

[0115]

図17は、順方向認出し方式を採用している場合と遠方向認出し方式を採用している場合の夫々について、音込みの仕方が消去時間の長さにどのように影響するかを表したグラフである。この図17グラフから分かるように、逆方向認出しによってしきい値電圧Vrを検出するようにしている場合には、そのしきい値電圧Vrを4Vにまで上昇させるのに必要な音込み時間は10⁻¹秒であり、一方、順方向認出しによってしきい値電圧Vrを検出するようにしている場合には、そのしきい値電圧Vrを4Vにまで上昇させるのに必要な音込み時間は10⁻¹秒であった。尚、図17に示したグラフは、本発明に従って構成したメモリ・セルを調定して得たデータに基づいて作成したものである。第1バスでは、試出し方式

(78)

特級2001-512290

は、しきい値略圧の測定を逆方向疑出し方式で行っているためである。 捕獲電荷 最が同じであれば、逆方向疑出し方式を採用している場合に達成されるしきい値 電圧は、限方向疑出し方式を採用している場合に達成されるしきい値電圧よりも はるかに高い。 図17から分かるように、順方向消去曲線の勾配と逆方向消去曲線の勾配とでは、大きざに避がある。逆方向接出し方式を採用している場合には、逆方向設出し方式を採用している場合と比べて、捕獲する必要のある電荷量が、はるかに少なくて貸むことから、捕獲電荷を排出する消去動作に必要な消去時間が、約10分の1~20分の1で浸むのである。 図17からは更に、メモリ・セルが、深い空乏状態に陥らないことが分かる。 消去時間が1秒間に達した時点でも、しきい値電圧 (約2 V) は、未告込み状態のメモリ・セルのしさい値電圧より低くなってはいない。このことは、従来のメモリ・セルと比べたときの、本発明のメモリ・セルの大きな利点の1つであり、従来のメモリ・セルにおいては、また特にフローティング・ゲート・セルにおいては、追刺消去が行われると、フローティング・ゲートに降極した電荷が失われて深い空乏状態に陥ることから、メモリ・アレイに置きが発生するおそれがある。

[0117

このメモリ・セルの損去メカニズムは、その損去動作が自動的に停止するという特性があり、この特性の由来は、次のことによる。即ち、メモリ・セルの損去が進行して行くにつれて、窒化酸の電荷補投領域68(図15)(右調ビットの場合)にだけ、正電荷が渡入して行き、この領域68に器積していた負電荷を中和するが、その際に、窒化酸20のその他の部分には影響を与えないのである。そのため、チャネルのしきい値電圧は、最初のうちは一貫して低下して行くが、ソース類のチャネルの大部分におけるしさい値電圧である未普込み状態にあるメモリ・セルのしさい値電圧に近付くにつれて次第に横ばいになり、最終的には、そのしきい値電圧に活ち着くのである。本発明のメモリ・セルの相去方法によれば、過剰損去が行われた場合にも、その過剰損去のしきい値電圧への影響(即ちしきい値電圧の低下)は、電荷値投環域68の具下に位置する比較的狭いチャネル部分のしきい値電圧にしか及ばず、チャネルのその他の部分のしきい値電圧には 通常値に提待される。図18は、本発明の2ビットEEPROMセルの個々のビ

[0116]

図17から分かるように、逆方向設出し方式を採用する場合と、順方向設出し 方式を採用する場合とでは、デバイスの容込みによって達成するしまい値電圧が 同一であっても、その普込みを完全に消去するために必要とされる消去時間は、 順方向競出し方式を採用する場合よりも、逆方向競出し方式を採用する場合の方 が格段に短くなる。順方向消去時間(即ち、デパイスの観出し方式を順方向観出 し方式としている場合に、所与のしきい値電圧に対応した抽得な荷を排出するた めにかかる時間)は、逆方向療去時間(即ち、デバイスの輸出し方式を逆方向禁 出し方式としている場合に、所与のしきい値電圧に対応した補準電荷を排出する ためにかかる時間)より長い。更に、漢去時間が1秒期となる時点で、原方向道 去曲線と、逆方向消去曲線との順には僅かながら隙間があることから分かるよう に、電荷植物領域の電荷が完全には排出されずに、砂留電荷が存在している。こ れは、順方向設出し方式を採用している場合に、4Vのしまい値型圧を達成する ために必要な食込みによって形成される電荷捕獲領域が、逆方向疑出し方式を採 用している場合と比べて、より大きくより広いことによるものである。このグラ フの2本の曲線からは、原方向消去時間が、逆方向消去時間より1桁長いことが 分かる。「顧方向博去」と付記した曲線のしきい値電圧が急強に上昇しているの

(79)

特長2001-512290

ットの視去特性を妥したグラフである。このグラフは2回のバスを実行して作成したものであり、それら2回のバスを実行する準備として、先ず、左右の夫々のビットの容込みを行い、それら書込みにおいては、逆方向疑出しによって調定されるしまい値運圧の値が所与の値となるような量の電荷を、それらビットに対応した夫々の運荷が狙倒域に審積した。接いて第1バスでは、右仰ビットの消去をで、実行すると共に左側ビットの疑出しを実行し、その結果を「右仰ビット・第1バス」と付記した2本の曲線で示した。次の第2パスでは、左側ビットの消去を実行すると共に右側ビットの設出しを実行し、その結果を「右側ビット・第2バス」及び「左側ビット・第2バス」と付記した2本の曲線で示した。このグラフから分かるように、一方のビットの別去を実行しても、それによって他方のビットの状態に必要が及ぶことはない。このように影響が及ばない理由は、消去用電圧が作用する領域が、消去しようとするビットに近接している一方の接合部だけに周在することによるものである。尚、「左側ビット・第2バス」と付記した曲線と「右側ビット・第1バス」と付記した曲線との表は有意のものではなく、測定原表内の基でしかない。

[0118]

図19は、本発明の2ビットEEPROMセルの告込み特性及び消去特性に対して、普換え繰返し回数がどのように影響するかを要したグラフである。このグラフは、ある決まった量の認備をビットに抽扱させたときの、そのビットのしきい値電圧 V፣を、逆方向認出しを行う場合(上方の曲線)と、順方向認出しの場合と 逆方向認出しの場合と である。 順方向認出しの場合と 逆方向認出しの場合とのいずれについても、 香換え回数が増すにつれて次第にし さい値電圧 V፣が上昇してゆく傾向が見られるが、これは、消去の際に、 蓄積していた電荷の金でを発金に排出し切れていないためであり、その結果、 香換え回数が増すに連れて次第に抽提電荷量が増大しており、特に、 香込み及び消去の回数が1000回

[0119]

先に説明したように、逆方向読出し方式を採用すれば、読出し効率が高いため に、端荷伽提領域が狭くても読出しが可能である。また、消去は常に、その消去

に際して事実上のドレインとして機能する領域(電荷値投領域68の携去を行う 場合では領域16、無荷浦獲領域70の消去を行う場合では領域14)を介して 行われるため、電荷捕獲膜20から除去せねばならない少量の電荷が、ドレイン 16を介して(低荷加強領域68の消去を行う場合)、または事実上のドレイン 14を介して(電荷捕殺領域70の済去を行う場合)排出される。従って、メモ リ・セル10の謎出しを逆方向疑出し方式とした場合には、消去時間が大幅に短 始される。そのため、損去プロセスの全体を、従来のメモリ・デバイスにおける 消去プロセスと比べて、はるかに容易なものとなっている。従来のメモリ・デバ イスにおいては (即ち、順方向普込み/順方向就出しを行っている場合には)、 しきい値電圧の上昇幅を必要な大きさにするためには、電荷捕獲領域66(図5 A) の広さを、本発明の場合と比べてはるかに広くする必要があり、そのため消 去プロセスが本発明の場合のように容易ではなかった。即ち、メモリ・セル41 の消去を行う際には、より広い電荷捕獲領域66に分散しているより大量の電荷 をドレイン34から流出させなければならない。これに関して危惧されるのは、 電荷捕獲領域66が広がりすぎると、セル41の完全な消去が不可能になるおそ れがあることである。電荷植理領域66が広がりすぎることがあるのは、デバイ スが過剰容込み状態になったときであり、過剰容込み状態になるおそれは、容込 み及び読出しを順方向に行っている限り、常に存在する。

[0 1 2 0]

図20は、順方向設出し方式を採用している場合と逆方向設出し方式を採用している場合とで、追刺音込み状態が捐去性能にどのように影響するかを示したグラフである。この図20のグラフは、本発明に従って構成したメモリ・セル10(図5B及び図15)から得たデータに基づいて作成したものである。このメモリ・セル10において、ONO構造の最上層の酸化膜22(図15)、最下層の酸化期18、及び強化層20の厚さはいずれも100人であり、従ってONO構造の全体としての厚さは300人である。皆込みは、告込み用ドレイン電圧V。を5.0Vに設定して行った。消去は、捐去用ドレイン電圧V。を5.0Vに設定して行った。指去は、捐去用ドレイン電圧V。を5.0Vに設定して行った。指去は、捐去用ドレイン電圧V。を6.0Vに設定して行った。指去は、捐去用ドレイン電圧V。を7.0Vに設定して行った。否込みと消去のいずれも順方向で行った。一方、認出しは順

\$ **表 2** 0 0 1 - 5 1 2 2 9 (

ものであり、なぜならば、順方向疑出し方式を採用した場合には、逆方向疑出し 方式を採用した場合と比べて、同程度の大きさの審込み時間のばらつき幅に対し て、しきい値電圧Vrのばらつき幅が大きくなるからである。逆方向疑出し方式 を採用している場合には、審込みを関始してから約100マイクロ秒が経過した 時点で、既にしきい値電圧Vrが4Vに遠している。もし書込み開始から100 マイクロ秒が経過した時点で審込みが停止せず、1ミリ秒に亘って審込みが継続 してしまったならば、それは、審込み時間が10倍もの長さになってしまったこ とになるが、たとえそのようなことがあったとしても、逆方向疑出し方式を採用 している場合には、しきい値電圧Vrは約4、5Vに違するにすぎない。これに 対して、順方向認出し方式を採用している場合には、しきい値電圧Vrを4Vに まで上昇させるのに、約7ミリ秒もの書込み時間が必要であり、この審込み時間 が値か3倍になっただけで、しきい値電圧Vrは約8、3Vにまで上昇してしま う。しきい値電圧EVrがこれほど高い値になると、デバイスの消去が不可能にな るおそれがある。

[0 1-2 3]

従って、メモリ・デバイスの設出しを迪方向設出し方式とすれば、単に有去が高速で容易に行えるというだけでなく、実際問題として、原方向談出し方式を採用する場合には、必要なしさい値選圧VTが得られるだけの量の電荷を掴握させることによって、損去が全く不可能な事態に陥るおそれさえあるのである。なぜならば、原方向認出しの場合と比べて、既審込み状態に対応したしさい値選圧V₁と、未審込み状態に対応したしきい値選圧Ⅴ₁との表分 全 有効な大きさにするために、はるかに大量の電荷を、ゲート 2 4 の下方の誘電体膜 2 0 に補握させなければならないからである。そのために、メモリ・デバイスの消去が、少なくともより困難になり、場合によっては不可能にすらなることから、損去能力が必要とされるメモリ・デバイスにとっては、 舊込み及び設出しを共に順方向で行う方式を採用すると不認合か生じるのである。

[0124]

図20のグラフからは更に、ゲートに例去用電圧を印加するよりも、ドレイン に消去用電圧を印加する方が、消去を効果的に行えるということが分かる。ゲー 方向と逆方向の両方で行った。本発明の利点が得られたのは、逆方向設出し方式 を採用し、且つ、哲込み用ゲート電圧 Vεが所定の電圧範囲から外れないように 塩気に側距を行う場合であることが分かった。

[0121]

以上において、街込み時間を100ミリ秒間に設定してメモリ・セルの容込み を行った後に、そのメモリ・セルの消去を行ったところ、適度な消去時間内(図 20では、100ミリ秒をもって適度な消去時期とした)に、完全な消去を行う ことはできなかった。即ち、順方向疑出し方式とした場合と逆方向疑出し方式と した場合のいずれも、消去開始後100ミリ秒が経過した時点で、尚、しきい値 電圧Vrが約7 Vもあることが分かった。メモリ・セル10の消去を完全に行え なかったのは、過剰費込み状態になっていたからであり、即ち、効果的な消去が 行えないまでに電荷加渡領域が広がりすぎていたためである。 音込みを100ミ リ秒間に亘って行った場合には、電荷捕獲領域が非常に広くなるのである。捕獲 電荷を消去するために電荷捕獲領域68(図5B)の両端間に印加じた電圧は、 13∨(ドレイン毎圧٧.が5∨、ゲート毎圧٧.が-8∨であるため、合わせぐ 13 Vになる)であり、この13 Vという電圧値は、ドレイン16の近くに補得 されている双子を排出させるには十分な似圧である。しかしながら、ドレイン1 6から離れたチャネルの中央よりに捕獲されている電子を効果的に排出させるこ とはできず、なぜならば、ドレインとゲートの間の13 Vの電位差によって発生 する電界は、チャネルの中央よりの位置ではかなり弱まっているからである。

[0122]

図17及び図20から明らかなように、順方向設出し方式を採用している場合 と逆方向認出し方式を採用している場合とでは、音込み時間に対するしきい値電 任V・を表した曲線の勾配が異なる(図20では、「原方向/音込み」と付記し た曲線が順方向認出し方式の場合を示し、「逆方向/音込み」と付記した曲線が 逆方向認出し方式の場合を示している)。音込み時間が約1ミリ秒を超えた時点 で「順方向/音込み」曲線の勾配が「逆方向/音込み」曲線の勾配より大きくな っている。このことは、逆方向設出し方式を採用した場合の方が、順方向認出し 方式を採用した場合よりも、過剰音込みに対する許容度が大きくなることを示す。

(83)

特長2001~512290

トに消去用配圧を印加するとあまり効果的でないのは、捕殺無症からゲートまで の距離が最上層の配化膜22と窒化膜20とを合わせた厚さに咯々等しくなり、 従ってその距離が大きいためである。これに比べて、ドレインに損去用電圧を印 加した場合には消去をより効果的に行うことができ、それは、ゲートと比べてド レインの方が電荷捕獲領域68に近いからである。ただし、電荷捕獲領域68の 幅が狭い場合には、ゲート電圧はより重要になる。そのような場合に、ゲート電 圧は、電荷捕獲領域68の全域をカバーする電界を効果的に生成することによっ て、電子の排出効率を向上させるのである。また、電荷加扱領域を十分に狭くし 得るのは、デバイスの設出し方式として逆方向設出し方式を採用している場合に 限られ、なぜならば、ゲートの下方の誘電膜に比較的少量の電荷を蓄積しただけ で、既否込み状態(ゲート近傍に電荷が蓄積した状態)と、未啻込み状態(ゲー ト近傍に電荷が密積していない状態)とを区別し得る十分に大きなし含い仮電圧 Vrの遊分を達成することができるのは、逆方向設出し方式を採用している場合 だけだからである。既述の如く、デバイスの疑出し方式として順方向詩出し方式 を採用している場合には、電荷拍篷領域をかなり広くしないと、既啓込み状態と 未音込み状態とを区別し得る十分に大きなしきい値電圧を発生させることができ ない。ドレインから遠く離れた位置に捕獲された電荷は、ゲートに低い電圧を印 加しても排除することができない。更に、ドレインに印加する電圧は、約2Vを 超えると設出しを妨害するため、それ以上の選圧とすべきではない。ここでいう 設出しの妨害とは、ビットの書込みの際にその一部として行われる設出しの妨害 のことであり、その結果として普込み速度が低下するのである。これによって普 込みが低速で行われるようになるが、そのメモリ・セルの歴出しを反復して行い つつ書込みが行われるため、遊込み継続時間が延長され、それによってビットの **喜込みが完了するのである。**

[0125]

図21は、食化膜の上面を取う絶縁限を、酸化処理を利用して形成した場合と TEOSを用いて形成した場合の、夫々の書込み特性及び用去特性を表したグラ フである。図21に示したこのグラフは、本発明に従って構成した2個のメモリ ・セルを調定して得られたデークに基づいて作成したものであり、それらメモリ ・セルのうちの一方は、TEOSを用いて選化膜の上面を覆う酸化膜22(図15)を形成し、他方は、露化膜に対して熱酸化処理を指すことで最上層の酸化膜22を形成した。また、いずれもメモリ・セルも、最上層の酸化膜22の厚さは70A、最下層の酸化膜18の厚さは100A、窒化膜20の厚さは80Aとした。更に、いずれのメモリ・セルも、そのチャネル幅/長さは、0.6/0.65μmとした。春込み(これは常に順方向で行った)は、ドレイン電圧V。を5.0Vに設定し、ゲート電圧V。を10Vに設定して行った。また、消去(これも常に順方向で行った)は、ドレイン電圧 V。を5.0Vに設定し、ゲート電圧 V。を5.0Vに設定し、ゲート電圧 V。を5.0Vに設定して行った。ダウフから明らかなように、強化膜の上面を覆う 関化膜を、限化処理を利用して形成した場合も、TEOSを用いて形成した場合も、普込み特性及び消去特性に殆ど差はない。

[0126]

図22は、ゲート電圧を0Vにして抗去を行うときの抗去時間を、2つのドレ . イン電圧の値について表したグラフである。このグラフの2本の曲線を生成する ためには、先ず、順方向春込みを約10マイクロ秒に亘って行ってごしたい値量 圧V:を約4Vにまで上昇させ、その後に顧方向消去を行った。上方の曲線は、 ゲート24(図15)を接地し、ドレイン16に6.0Vを印加して消去を行っ た場合を示したものである。下方の曲線は、ゲート24を接地し、ドレイン16 に 6. 5 Vを印加して構会を行った場合を示したものである。どちらの曲線でも 替込みによってしきい値電圧が約1.5.7から約47へ上昇している。 続いて消 去を行った結果、しきい値電圧は再び低下して約1、7 Vまで戻している。この グラフからは、跨電膜から電荷を排出させる消去動作にかかる時間が、ドレイン 電圧をより高い電圧に設定することで短縮されることが分かる。また、このグラ フの2本の曲線から分かるように、ゲート電圧を6.5Vに設定したときには、 緑電膜から十分な量の電荷を消去して (即ち、排出して) デバイスのしきい値電 圧を約1.9 Vまで低下させるのにかかった時間が約100秒であるのに対し、 ゲート電圧を 6.0 Vに設定してしきい値電圧を同じ値まで低下させるためには 杓1000秒かかっている。

[0 1 2 7]

(86)

特费2001-512290

は、逆方向接出し方式の方が離れ電流が格段に小さくなることを登味している。 更に、逆のいい方をするならば、ゲート誘電体構造の内部に形成する電荷捕殺領 域の長さが短くても、耐れ電流を同程度に抑え得るということである。電荷捕殺 領域が短くなることで、告込み時間が指数関数的に短縮される。書込み時間が、 様々なパラメータ、電圧、及び低及の内效としてどのように変化するがについて は、論文「『Hot-Electron Injection Into th e Oxide in n-Channel MOS Device." B. Bitan and D. Frohman-Bentchkowsky. IEBE Transactions on Electron Device s. March 1981」の中で論じられており、同論文の内容はこの智及 を持って本顧関示に包含されたものとする。

[0 1 2 9]

メモリ・デバイスの読出し方式を逆方向読出し方式とすることによって、捕獲 電荷が(即ち、音込み領域が、更に換賞するならば、局在化した維理領域が)、 しきい値電圧に及ぼす必要の大きさが増幅されるという効果が得られる。そして その結果、デバイスの既否込み状態(即ち、ゲート誘電体構造の電荷捕殺領域に 電荷が蓄積された状態)と、未善込み状態(即ち、ゲート誘電体構造の電荷捕獲 領域に電荷が蓄積されていない状態)との間での、しきい値電圧の差分を同じ大 きさにするために必要な捕獲電荷量が格段に少量で済むようになる。普込み時間 が同じ長さであれば(審込み時間が同じであれば、図5Aや図5Bに示した宝化 膜内の電荷捕獲領域の長さが同じになる)、逆方向設出し方式によってデバイス 10の設出しを実行するときの弱れ電流 1.の大きさが、従来のメモリ・セルと 比べて、約2桁小さくなる。既述の如く、逆方向統出し方式を採用することの大 きな利点の1つは、街込み時間を短縮し得るということにあり、これは、逆方向 設出し方式では、順方向設出し方式の場合と比べて、溜れ電流が格段に小さくな るため、より少ない捕獲電荷量で、弱れ電流の大きさを同程度にまで抑えること かできるからである。従って、逆方向読出し方式を採用した場合には、電荷崩獲 領域の長さを従来のメモリ・セルの電荷捕獲領域のように且くする必要がなく。 電荷捕獲領域が短くなることで普込み時間が指数関数的に短縮するのである。

図23は、ゲート電圧を2つの負電圧の値に設定したときの、夫々の間去特性を表したグラフである。この図23のグラフは、本発明に従って視成したメモリ・セルを測定して得たデータに基づいて作成したものである。このメモリ・セルでは、誘電体構造(図15)の最上層の歴化版22、最下層の歴化版18、及び虚化限20の厚さをいずれも100人とした。従って、誘電体構造の全体としての厚さは300人である。チャネル幅/長さの比は、0.6/0.65μmとした。誘出し方式は逆方向誘出し方式として消去を行い、消去用ドレイン電圧V。は一定の5.5 Vに設定し、消去用ゲート電圧は、-5 Vと-7.5 Vとの2通りに設定した。グラフを見れば、ドレイン電圧を約5 Vに設定し、ゲート電圧を約-5 Vに設定し、グラフを見れば、ドレイン電圧を約5 Vに設定し、ゲート電圧を約-5 Vに設定し、グラフを見れば、ドレイン電圧を約5 Vに設定し、ゲート電圧を約-5 Vに設定し、グラフを見れば、ドレイン電圧を約5 Vに設定し、ボート電圧を約-5 Vに設定し、ゲート電圧を約-5 Vに設定し、ゲート電圧を割り、従来のメモリ・セルには、指去用ゲート電圧の一般的な設定値は-10 V程度であった。このグラフからは更に、消去用ゲート電圧Vの設定値を-5 Vから-7.5 Vへ低下させれば、10 Vと比べればなお十分に小さい電圧でありながら、デバイスの間去時間を約20分の1に短縮する効果があることが分かる。

[0128]

逆方向読出し方式の利点

図10のグラフを見れば分かるように、逆方向認出し方式を採用している場合に、チャネル内電圧Vェが約2V(これは、従来のメモリ・アパイスにおいてグート電圧を3Vに設定した場合のチャネル内電圧Vェに等しい)になるようにするには、ゲート電圧を4Vに設定すればよい。また、逆方向設出し方式を採用している場合には、ゲート電圧を3Vに設定すれば、発生するチャネル内電圧は約1.2Vとなる。これは、順方向認出し方式を採用している従来のメモリ・アパイスとの大きな相違であり、順方向認出し方式を採用している従来のメモリ・アパイスでは、ドレインに印加した電圧(2V)が略々そのまま、電荷捕獲領域の質が調例の電圧になる。従って、逆方向認出し方式を採用することによって得られる顕著な利点は、ゲート電圧の設定値が同じであれば、逆方向認出し方式の方が、電荷補建領域の異下に位置するチャネルの部分の質疑問に発生する電圧がはるかに小さくなるということにある。これは、電荷捕獲領域の長さが同じであれ

(87)

₩82001-512290

[0130]

香込み方向と連方向に設出しを行うこの逆方向設出し方式の重要な利点の1つに、電荷捕獲領域の近傍における模方向電界の作用が非常に小さくなるということがある。加えて、ゲート電圧を低い電圧値に設定することで、チャネル内電圧を更に低く抑えることができる。また実際に、そのような選ましいチャネル内電圧を要成できるような値に、ゲート電圧を設定することが可能であり、これについては図10を参照して氏に説明したとおりである。

[0131]

図24Aには、従来のメモリ・セル41において普込みによって形成せねばならない大きさの電荷舗投領域を示し、図24Bには、本発明のメモリ・セル10において香込みによって形成せねばならない大きさの電荷舗投領域を示した。これらの図から分かるように、アバイス10に形成される電荷舗投領域68は、従来のアバイス41に形成される電荷舗投領域66より特役に小さい(短い)。先に説明したように、逆方向疑出し方式を採用することによって、形成する電荷舗獲領域を超くすることが可能となったのである。また、その結果、アバイスの普込み時間が指数関数的に短縮しており、それによって普込み効率が格役に向上している。

[0132]

審込みによって形成する電荷値提供域が小さな、短いもので含むということによって多くの利点が得られる。主要な利点の1つは、既香込み状態と来審込み状態との間での、しまい値電圧の差分△を同じ大きさにしたまま、審込み時間を短縮できることである。この場合、審込み時間の短縮は、電荷値提媒体として誘電体構造を使用したフラッシュEEPROMのメモリ・セルの非対称的特性を利用したものである。また、もう1つの主要な利点として、メモリ・セルの消去メカニズムが大いに強化されるということがある。

[0133]

特長2001-512290

よって、メモリ・セルの消去が倍度に高速で行えるようになり、消去効率が倍度 に向上する。

[0134]

逆方向疑出し方式を採用することにより得られる更なる利点として、電荷縮投 領域を狭くし得るため、消去用ゲート電圧の消去効果が向上するということがあ るが、ただしこれは、疑出し用ゲート電圧を比較的低い電圧に設定する場合であ る。即ち、電荷値獲領域を狭くすることができるのは、逆方向疑出し方式を採用 し、しかも、疑出し用ゲート電圧を低い電圧値に設定する場合である。

[0135]

更に、電荷値復模として使用している窒化シリコン膜の厚さが、開示されている従来の窒化シリコン膜と比べて薄いということも、ドレインの近傍に局在する電荷舗役領域の昼さを、従来の電荷舗役領域と比べて短くすることに役立っている。これによってメモリ・セルの電荷保持性能が向上している。更に、この窒化シリコン膜を挟むように形成されている、最上層の酸化膜及び最下層の酸化膜が薄いということも、無面方向の電界を維持する上で役立っている。

[0 1 3 6]

更に、メモリ・セルの核出し方式を逆方向認出し方式とすることで、過剰審込みに対する許容度も向上する。順方向核出し方式を採用している場合には、メモリ・セルのしきい値電圧の値が普込み時間のばらつきによって大きな影響を受けるのに対して、逆方向核出し方式を採用している場合には、しきい値電圧の値が普込み時間によって影響を受けにくくなる。更に、順方向核出し方式を採用している場合には、普込みに際して過剰審込み状態が発生すると、それによってデバイスの消去が不可能になるおそれがある。

[0137]

チャネル内電圧 V x は、ゲート電圧及びチャネル内不純物溢度の関数である。また、このチャネル内電圧 V x は、チャネルの上方に形成される電荷捕扱領域の 瞬部の其下の位置(図5B)におけるチャネル内の電圧である。ゲート電圧を上 身させれば、チャネル内電圧も上昇する。デバイスがNチャネル形である場合に は、反転状態とするためのチャネル領域の不純物は、多くの場合ホウ業である。

(90)

特表2001-512290

認商は強化限20に審積して保持される。原方向設出し方式に替えて、逆方向 設出し方式を採用すれば、既審込み状態と未審込み状態との間でのしまい値電圧 の総分を必要な大きさにするために強化限20に保持させなければならない電商 量は、一般的に2分の1またはそれ以下に低減される。また、強化限20を減く して最上層の配化限22を厚くすることによっても、しきい値電圧の進分を必要 な大きさにするために強化限22に審積させなければならない電荷量は低減され

[0 1 4 3]

また、最上局の酸化酸22を厚くすると、50人の厚さの強化酸20に器積した電荷によって発生する横方向の電界が進かに弱まることが利明した。更に、最下層の酸化模18を薄くすると、強化模20に器積した電荷の損去が容易になることも概察された。最下層の酸化模18の厚さを70人にしたときには、その厚さを100人にした場合と比べて、強化模20に器積した電荷をより容易に消去することができたのである。

[0144]

従って、本発明の目的を達成するためには、弦化膜の厚さは薄いほどよい、という結論が得られた。本発明を実施する上で、호化膜の厚さは20Aにまで薄くし得ると思われる。 遠化膜を薄くすれば、遠化膜のある部分に同じ母の窓荷が密視した場合に、盆化膜が厚いときよりもその電荷によって発生する複方向の電界は弱くなるため、密積電荷が、みずからが発生する内部電界によって複方向に分散して広がる傾向も弱まる。

[0145]

パラメータの最適化

最適化に関しては、吉込み時間を短縮し、広いマージンを確保するために図面 すべきパラメークが3つある。それらのうちの第1のパラメークは、チャネル長 さである。逆方向疑出し方式を採用している場合には、音込み時間が同じであれ ばチャネル長さを増すほどドレインと解提電荷との間の距離が長くなる(ここで いうドレインとは、疑出しに際してドレインとして機能している領域のことであ り、ソースと呼ばれる領域とドレインと呼ばれる領域とは場合に応じて入替わる 原方向試出し方式では、不統領であるホウ葉の設度が通常の設度範囲内にある限り、チャネル内電圧 V * は一般的にその不統物設度に左右されないが、逆方向認出し方式では、チャネル内電圧 V * が不統物設度に影響され、不純物設度が上昇するほどチャネル内電圧 V * は低下する。 実際に、逆方向設出し方式では、電荷舗提領域の過部の其下の位置におけるチャネル内電圧 V * は、次の[数3]の式で著される。

[0138]

【数3】

 $V_x = V_0 \cdot (V_T + \Delta V_T)$

[0139]

この[数3]の式において、Vrは、基板のパイアス電圧を0Vとしたときのデパイスのしきい値電圧であり、ΔVrは、チャネルがちょうど反転状態となったときに、0Vではないチャネル内電圧Vzによって生じている基板のパンク・パイアスのために発生している、しきい値電圧の上昇分である。

[0140]

図5B及び図24Bに示したONO三層視違において、その構造中の第2の配 化膜22の厚さを様々な変えて試してみた。以下の[要1]は、本発明のメモリ・ セルの3つの実施例に採用した3通りのONO三層構造における、各々の膜の厚 さの組合せを示した姿である。尚、この[要1]において、厚さの単位はAである

[0141]

【表1】

―――――――――――――――――――――――――――――――――――――		第1次原例	第2 実施例	第3实施例
最上超像化概	(OE 22)	150	100	7 0
窒化度	(NE 20)	5 0	5 0	5 0
最下母鱼化县	(81RO)	70	7.0	7.0
会計厚さ		270	220	190

[0142]

(91)

特級2001-512290

ものである)。これによって横方向の電界を更に弱めることができる。

[0146

第2のパラメータは、先に説明したようにゲート電圧である。ゲート電圧は、 電荷捕獲領域の真下に位置するチャネルの部分の両端間の電圧降下ができるだけ 小さくなるように設定すべきである。これによって、電荷捕獲領域の真下に位置 するチャネルの部分に作用する横方向選界を更に小さくすることができる。ゲー ト電圧を変化させることで、チャネル内電圧をその資正は開内で「没資理券」す べきである。これによって、電荷加強領域の真下に位置するチャネルの部分にお ける電圧降下の大きさを刺御することができる。尚、ゲート電圧の設定値が低す ぎると、論理状態「1」の読出しに、即ち未告込み状態の設出しに問題が生じる ことがある。論理状態「!」が問題なく設出せるようにするためには、ゲート征 圧を、センスアンプが検出可能な十分な設出し電流を発生させるような反転状態 が得られるだけの、十分に高い電圧に設定しなければならない。このことから、 しきい値電圧より約1V高い電圧が、ゲート電圧の適正範囲の下限値となる。こ のゲート電圧の下限値は、メモリ・セルの論理状態「1」に対応したチャネル電 流を検出するために必要な最大時間によって決まるものである。何えば、アクセ ス・タイムを特に短くしたい場合には、腱出しの際の許容最長アクセス・タイム を10~30ナノ秒の範囲内に定めるのが普通であり、大容量メモリ・デバイス では、許容最長アクセス・タイムを1マイクロ秒という長い時間に定めても扱わ ないことがある。許容最長アクセス・タイムをこれらの値とするための窓内のゲ ート電圧は、そのデバイスの構造、綺電体構造の厚さ、ピット線の静電容量、そ れにチャネルのドーブ造度等の、そのデバイスの様々なパラメータによって決定 されるものである。一方、ゲート電圧の適正範囲の上限値は、電荷値提領域の増 部の真下の位置におけるチャネル内端圧を、逆方向設出し方式で設出しを行う録 にソース選子に印加する電圧より進かに低くするようなゲート電圧である。ゲー ト電圧が高すぎると、チャネルを反転状態にしてしまい、本発明の利点が失われ ることになる。従って、電荷補護領域の端部の兵下の位置におけるチャネル内電 圧をそれほどの高い電圧にしてしまうようなゲート電圧を印加することは、好ま しくない。なぜならば、電荷捕獲領域の兵下に位置するチャネルの部分の両端川

の電位差が小さくなることによって潤れ電流が減少し、また否込み時間が短縮されるという利点が、そのような高いゲート電圧を印加することによって失われてしまうからである。本発明の好過突旋例においては、疑出し用ゲート電圧の設定値を約3 Vにしており、このゲート電圧の設定値は、否込み時間と週れ電流との環過を取れ合いをもたらすものである。

101471

最適化のための第3の方法は、既に説明もし、また従来周知のものであるが、ゲート下方のチャネル領域のホウ素ドーブ設度を変化させるというものである。このドーブ設度を高くすると、しきい値電圧Vrが上昇し、発生するチャネル内電圧が低下する。これは、形成される空を領域の幅が快まることによるものである。従って、このドーブ設度を高めることによって、電荷値接領域の異下に位置するチャネルの部分の阿福間に発生する電圧を増大させることなく、印加するゲート電圧を高めることができる。

[0148

更に、このように N。ドーブ設度を高めることによって、電荷が登領域の長さを奨えることなく、デバイスのパンチ・スルー特性を向上させることができる。即ち、チャネル領域に注入するホウ素の注入量を変化させることで、ゲート下方の空乏領域の幅を変化させることができる。このドーブ設度が高まると、印加するゲート電圧が同じ場合に、空乏領域の幅が決まるのである。ここで空乏領域の幅が決まるのは、基板内の固定電荷の増大によるものである。従って、ドーブ設度を変化させることで、ゲート下方のピンチオフ領域の長さを抑えることができる。更には、このドーブ設度を変化させることで、デバイスの初期しまい価電圧を増越することも可能である。

[0149

次に、本発明のメモリ・セルで行われる 2 ビットの容込み動作及び設出し動作 に特に関係したパラメータの最適化方法について説明する。否込み動作の最適化 方法としては、最小実効チャネル及さし e e r を長くすることで、2 個のビット の空間的な分似状態を改善するという方法がある。また、チャネルの不純物法人 設度を低下させることによって、原方向否込みと巡方向否込みとの間でのしまい

(94)

₩2001-512290

【図 2 】 ゲート誘電体構造としてONO三層根違を用いた本発明の実施例 にかかる 2 ビット・フラッシュ B E P R O M セルの断面図である。

【図3】 ゲート貯蔵体構造として内部に多結晶シリコン細紋体を分散させ た高シリコン組成比の酸化シリコン観を用いた半発明の実施例にかかる2ピット ・フラッシュEEPROMセルの断慮図である。

【図4】 本発明にかかる所定メモリ・セルにおける、香込み時間の間数と してのしきい値気圧を、関方向数出し方式を採用した場合と逆方向数出し方式を 採用した場合とを対比させて示したグラフである。

【図5】 図5 A は、従来のフラッシュBEPROMセルの断面図であり、ゲート下方の電荷舗投領域を示した図である。図5 B は、本発明の実施制にかかるフラッシュBEPROMセルの断面図であり、ゲート下方の電荷舗提領域を示した図である。

【図6】 本発明にかかるフラッシュEEPROMセルに書込みを行った後 にそのメモリ・セルからの疑出しを行う際に、その疑出しを関方向疑出し方式で 行う場合と逆方向疑出し方式で行う場合とでしまい値電圧がどのように相違する かを、ドレイン電圧の関数として表したグラフである。

【図7】 本発明にかかるフラッシュBEPROMセルに普込みを行った途 にそのメモリ・セルからの観出しを行う際に、その観出しを解方向観出し方式で 行う場合と適方向観出し方式で行う場合とでドレイン電流がどのように相違する かを、ドレイン窓圧の関数として扱したグラフである。

【図8】 本発明にかかるフラッシュEEPROMセルのしきい値電圧を、 順方向鼓出し方式の場合と逆方向鼓出し方式の場合とについて、容込み時間の関 数として受したグラフである。

【図9】 逆方向設出しを行う際に、電荷館推領域の成下に位置するチャネル部分を通って流れる週れ電波を、そのチャネル部分の両過期に作用している電圧Vの関致として扱したグラフである。

【図10】 逆方向技出し方式を採用する場合に、電資補援領域の編部の基 下の位置におけるチャネル内電圧を所与の電圧に保持するために必要なゲート電 圧を変したグラフである。 値電圧の整分△を増大させることができる。これとは逆に、チャネルの不認物は 入設度を高めるならば、それによって、第1ビットが第2ビットの音込みに及ぼ す影響を経滅させることができる。従って、チャネルの不認物性入温度は、周方 向音込みと逆方向音込みとの間でのしきい値電圧の差分△の大きさと、音込み速 度との間の液ね合いを斟酌して決定すべきものである。

[0150]

援出し動作の承適化方法としては、ゲート電圧を促い電圧に設定することによって、該出しの際のパンチ・スルーを発生し易くするという方法がある。既述の如く、一方のピットの普込みや疑出しを行う際には、他方のピットにおいてパンチ・スルーが発生しなければならない。チャネルの不統物注入選度を低するせることも、パンチ・スルーを発生し易くするのに役立つ、また、提出し用ドレイン電圧を高い電圧に設定することによっても、パンチ・スルーが発生し易くなる。以上の3つの最適化方法は、順方向疑出し動作にも関係するものであり、一方のピットにとっての順方向疑出し動作は、他方のピットにとっての適方向疑出し動作と同等である。

[0151]

更に、ゲート選圧を低い電圧に設定することによって、電荷縮犯領域へ注入せ ねばならない電子の個数を低減することができる。これによって、消去の実行 に請接されたまま残る残留電荷を減じることができることから、消去効率を向上 させることができる。消去の実行後に電荷循環領域に残留電荷が残るようである と、資格と可能回来が低下してしまう。

[0152]

以上に本発明を、幾つかの英篇例に関して説明してきたが、本発明は様々な改 変ないし愛更を加えて実施することも可能であり、また、本発明は以上に説明し た以外のその他の多くの用途にも利用し得るものである。

特最

表2001-512290


- 【図11】 順方向援出し方式を採用する場合と逆方向援出し方式を採用する場合との時でのドレイン電流の差に対して、ゲート電圧がどのように影響するかを表したグラフである。
- (図12) 順方向設出し方式を採用する場合と逆方向設出し方式を採用する場合との間でいしまい値違圧の基に対する、ゲード電圧の影響(チャネルのスレショルド電流(***)で源定した)を表したグラフである。
 - 【図13】 一方のビットに対する書込みが、未書込み状態にある他方のビットにどのような影響を及ぼすかを表したグラフである。
 - 【図!4】 一方のビットに対する嵌込みが、既費込み状態にある他方のビットにどのような影響を及ぼすかを表したグラフである。
 - 【図15】 本発明の好選英範例にかかる2ビットBEPROMセルの断面 図であり、ゲートの下方の、右側ビットに対応した鑑賞頑猥領域と左側ビットに 対応した電荷値猥領域とを示した図である。
 - 【図16】 既奇込み状態ビットにおけるリード・スルーの発生に対して、 低すぎるドレイン電圧がどのように影響するかを表したグラフである。
 - 【図17】 順方向設出し方式を採用している場合と逆方向設出し方式を採用している場合の夫々について、音込みの仕方が消去時期の長さにどのように必要するかを表したグラフである。
 - 【図18】 本発明の2ピットEEPROMセルの個々のピットの消去特性を表したグラフである。
 - 【図19】 本発明の2ピットEEPROMセルの否込み特性及び消去特性 に対して、登換え端近し回数がどのように影響するかを憂したグラフである。
 - 【図20】 順方向は出し方式を採用している場合と連方向設出し方式を採用している場合とで、過剰審込み状態が消去性能にどのように影響するかを示したグラフである。
 - 【図21】 電化機の上面を取う絶砕機を、配化処理を利用して形成した場合とTEOSを用いて形成した場合の、夫々の普込み特性及び復去特性を変したグラフである。
 - 【図22】 ゲートを接地退位にして消去を行う原の、2つのドレイン電圧

の値に対応した夫々の消去特性を表したグラフである。


【図23】 2つのゲート電圧の値に対応した夫々の消去特性を表したグラフである。

【図24】 図24Aは、従来のフラッシュEEPROMセルの断面図であり、ある時間に亘って書込みを行った後のゲートの下方の電荷捕獲領域を示しており、図24Bは、本発明の実施例にかかるフラッシュEEPROMセルの断面図であり、図24Aに示したセルと同じしきい値電圧を達成することのできる時間に亘って書込みを行った後のゲートの下方の電荷捕獲領域を示したものである


【図1】




【図2】



【図3】









[FIG.4]


【図5A】



【図5B】




【図6】




د پيد د

【図7]




【図8】




[FIG.8]


【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】



【図21】




【図22】




[FIG.22]

【図23】




[FIG.23]

【図24A】



[図24B]



【手続補正書】

【提出日】平成12年10月31日(2000.10.31)

【手続補正1】


【補正対象書類名】図面

【補正対象項目名】全図


【補正方法】変更

【補正内容】


【図1】




【図2】




【図3】









【図5】







【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




[図12]




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】



【図24】





【国際剧企報告】

DITERRATIONAL SEARCH REPOR			PCT/ILPROPIAS	
C. CLASSIFICATION OF STRUKET MATTER OFCOS SOULD STRUKE 15793 US CL. 13775/7. 34 According to Numberidate Private Classification (IPC) of to bash reported dissolitation and IPC				
B. FISLOS SEABCIGED				
Allement documents reacting (standburgs rysom follows) by Chamburgs synthetic (C.E.) 357/017, 354				
Description and the first description developments to the action that unbehavioral on included in the fields expected				
Describe cap been recorded during the neutralized march feater of data tips and, where practicals, courts wrong many				
C. DOCUMENTS CONSESSED TO SE ASSEVANT				
Compry	Chairs of decemps, with industria, where a	percentage of the sale	real postages	Returned to claim plo.
P. L	US 5,768,192 (EITAN) 16 fune 1998 (16/06/98), see entire document.			1-68
A.P	US 3,654,568 (NAKAO) OS August 1997 (OS/OS/97), see cotice documents, especially Figure 6E.			
Turbur description and Brand in the combination of Dec C See proved distributions.				
Ignated companies of seal dominants The companies proposed and an extension of the plants o				
A. The said on the said which said a said a				
The state of the s				
A juva au com				
Does of the parties completion of the commenced search Does of the parties of the commenced search Does of All 1998				
Plant and coming out-one of the CAASS				
Autorit No. (703) 203-3230 Touris No. (703) 203-3230				

フロントページの続き

(81) [52] EP(AT. BE. CH. CY. DE. DK. ES. FI. FR. GB. GR. IE. IT. LU. MC. NL. PT. SE), OA(BF. BJ. CF. CG. CI. CM. GA. GN. GW. ML. MR. NE. SN. TD. TG., AP(GH. GM. K. E. LS. MW. SD. SZ. UG. ZW.). EACAM. AZ. BY. KG. KZ. MD. RU. TJ. TM.). AL. AM. AT. AU. AZ. BA. BB. BG. BR. BY. CA. CH. CN. CU. CZ. DE. DK. EE. ES. FI. GB. CE. GH. GM. HR. HU. ID. IL. IS. JP. KE. KG. KP. KR. KZ. LC. LK. LR. LS. LT. LU. LV. MD. MG. MK. MN. MW. MX. NO. NZ. PL. PT. RO. RU. SD. SE. SG. SI. SK. SL. TJ. TM. TR. TT. UA. UG. US. UZ. VN. YU. ZW. F2-A(594) SFOII AGIA NAIA AMA ACOZ. ACOS AUD ACOZ. ACOS ACOS ACOZ. ACO

(要かの試す)
の議議と別の音込み用電圧を印加し、地方の議域を接施して行う、十分に加速されたホット・エレクトロンが、電間構造限のうちの書込み用電圧が印かまれている収録へ住入される。一方、Cのノモリ・デバイスの提出しは、 諸込み方面とは逆方面に行うようにしており、即ち、ゲートに提出し用電圧を行加し、右端領域と左端製造のいずれか一方の部域と可能としているから及び提出しが可能であるのは、ゲート電圧を比較的低く対策し、且つ、基出しを巡方面に行うようにしているから、これによって、高河面に対しないがである。これによって、高河面に対して、高にから数にが必ずに対して、高にから数にが当時にある。東北、これによって、高である。更に、ゲートに行手の電子の場所が指数に阻塞される。東北、大阪によって、高でいた。「大阪の東が暗幅されるため、東込み時間が指数に阻塞される。東に、ゲートに行手両電圧を削加して、短く関係の電荷機関にあいずれか一方の関係と対応した短目域の電荷機関的から電子を提出することによって、Cのノモリルでは、アートに行いた傾尾は対応した空間域の電荷機関的から電子を提出することによって、Cのノモリ、セルの20回のドラトの対策を対して対して、アードに行いた傾尾は対応した空間域の電荷機関的から電子を提出することによって、Cのノモリ・セルの2回のビットの対策を表現した。